





IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant(s):

TADOKORO, et al.

Serial No.:

Not yet assigned

Filed:

June 29, 2001

Title:

FABRICATION METHOD OF SEMICONDUCTOR

INTEGRATED CIRCUIT DEVICE

Group:

Not yet assigned

LETTER CLAIMING RIGHT OF PRIORITY

Honorable Commissioner of Patents and Trademarks Washington, D.C. 20231 June 29, 2001

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55, the applicant(s) hereby claim(s) the right of priority based on Japanese Patent Application No.(s) 2000-200986, filed July 3, 2000.

A certified copy of said Japanese Application is attached.

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

William I. Solomon

Registration No. 28,565

WIS/alb Attachment (703)312-6600

日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 7月 3日

出 願 番 号 Application Number:

特願2000-200986

出 願 人 Applicant (s):


株式会社日立製作所

株式会社日立超エル・エス・アイ・システムズ

2001年 3月30日

特 許 庁 長 官 Commissioner, Patent Office





【書類名】

特許願

【整理番号】

H00007451

【提出日】

平成12年 7月 3日

【あて先】

特許庁長官殿

【国際特許分類】

H01L 21/3065

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

田所 昌洋

【発明者】

【住所又は居所】

東京都小平市上水本町5丁目22番1号 株式会社日立

超エル・エス・アイ・システムズ内

【氏名】

塩屋 雅弘

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

児島 雅之

【発明者】

【住所又は居所】

東京都小平市上水本町五丁目20番1号 株式会社日立

製作所 半導体グループ内

【氏名】

池田 武信

【特許出願人】

【識別番号】

000005108

【氏名又は名称】

株式会社日立製作所

【特許出願人】

【識別番号】

000233169

【氏名又は名称】

株式会社日立超エル・エス・アイ・システムズ

【代理人】

【識別番号】

100080001

【弁理士】

【氏名又は名称】 筒井 大和

【電話番号】 03-3366-0787

【手数料の表示】

【予納台帳番号】 006909

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体集積回路装置の製造方法

【特許請求の範囲】

【請求項1】 (a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、

- (b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程
- (c) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガス を有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前 記酸化シリコン系の絶縁膜を加工する工程を有し、

前記エッチングガスのエッチング処理室内滞在時間が50~700msであることを特徴とする半導体集積回路装置の製造方法。

【請求項2】 請求項1記載の半導体集積回路装置の製造方法において、 前記プラズマエッチング処理中のエッチング処理室内の圧力が0.7~7Pa であることを特徴とする半導体集積回路装置の製造方法。

【請求項3】 請求項1記載の半導体集積回路装置の製造方法において、前記エッチング処理室内に流入されるエッチングガスの総流量が200~1000 cm³/minであることを特徴とする半導体集積回路装置の製造方法。

【請求項4】 請求項1記載の半導体集積回路装置の製造方法において、前記エッチング処理室内に流入されるエッチングガスの総流量が700cm³/m in以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項 5 】 請求項 1 記載の半導体集積回路装置の製造方法において、前記プラズマエッチング処理中のエッチング処理室内の圧力が 1. 3~4 P a であり、前記エッチング処理室内に流入されるエッチングガスの総流量が 7 O O c m 3/m i n以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項6】 請求項1記載の半導体集積回路装置の製造方法において、 前記希釈ガスの流量が、前記フロロカーボン系のガスおよび酸素の流量よりも 多いことを特徴とする半導体集積回路装置の製造方法。

【請求項7】 請求項1記載の半導体集積回路装置の製造方法において、

前記プラズマエッチング処理中の半導体基板の温度が、60~140℃である ことを特徴とする半導体集積回路装置の製造方法。

【請求項8】 請求項1記載の半導体集積回路装置の製造方法において、 前記プラズマエッチング処理中の半導体基板の温度が、100~130℃であることを特徴とする半導体集積回路装置の製造方法。

【請求項9】 請求項1記載の半導体集積回路装置の製造方法において、前記プラズマエッチング処理中のプラズマ密度が、 $1 \times 10^{10} \sim 1 \times 10^{13}$ / c m^3 であることを特徴とする半導体集積回路装置の製造方法。

【請求項10】 請求項1記載の半導体集積回路装置の製造方法において、前記プラズマエッチング処理中のプラズマ密度が、 $1\times10^{10}\sim1\times10^{12}$ / cm^3 であることを特徴とする半導体集積回路装置の製造方法。

【請求項11】 請求項1記載の半導体集積回路装置の製造方法において、前記フロロカーボン系のガスが C_5F_8 であり、前記希釈ガスがアルゴンであることを特徴とする半導体集積回路装置の製造方法。

【請求項12】 請求項11記載の半導体集積回路装置の製造方法において

前記アルゴンガスの流量が200~1000cm³/minであることを特徴とする半導体集積回路装置の製造方法。

【請求項13】 請求項11記載の半導体集積回路装置の製造方法において

前記アルゴンガスの流量が400~800cm³/minであることを特徴とする半導体集積回路装置の製造方法。

【請求項14】 請求項11記載の半導体集積回路装置の製造方法において

前記酸素と C_5F_8 とのガス流量比(酸素 $/C_5F_8$)が、 $0.8\sim1.5$ であることを特徴とする半導体集積回路装置の製造方法。

【請求項15】 請求項11記載の半導体集積回路装置の製造方法において

前記酸素と C_5 F_8 とのガス流量比(酸素 $/C_5$ F_8)が、 $1 \sim 1$. 2であること

を特徴とする半導体集積回路装置の製造方法。

【請求項16】 請求項11記載の半導体集積回路装置の製造方法において

前記 C_5F_8 の分圧が、 $0.02\sim0.2Pa$ であることを特徴とする半導体集積回路装置の製造方法。

【請求項17】 請求項11記載の半導体集積回路装置の製造方法において

前記 C_5F_8 の分圧が、 $0.04\sim0.1$ Paであることを特徴とする半導体集積回路装置の製造方法。

【請求項18】 (a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、

- (b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程
- (c)前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガス を有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前 記酸化シリコン系の絶縁膜を加工する工程を有し、

前記エッチングガスのエッチング処理室内滞在時間が50~350msであることを特徴とする半導体集積回路装置の製造方法。

【請求項19】 (a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、

- (b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程
- (c) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガス を有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前 記酸化シリコン系の絶縁膜を加工する工程を有し、

前記エッチングガスのエッチング処理室内滞在時間が100~200msであることを特徴とする半導体集積回路装置の製造方法。

【請求項20】 (a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、

- (b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程
- (c) 前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、

前記プラズマエッチング処理中のエッチング処理室内の圧力が $0.7\sim7$ Paであり、前記エッチング処理室内に流入されるエッチングガスの総流量が700 cm 3 /min以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項21】 (a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、

- (b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程
- (c) 前記酸化シリコン系の絶縁膜に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、

前記プラズマエッチング処理中のエッチング処理室内の圧力が1. $3\sim4$ P a であり、前記エッチング処理室内に流入されるエッチングガスの総流量が700 c m 3 / m i n以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項22】 (a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、

- (b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、
- (c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、 フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いて プラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工 する工程を有し、

前記エッチングガスのエッチング処理室内滞在時間が50~700msであることを特徴とする半導体集積回路装置の製造方法。

【請求項23】 請求項22記載の半導体集積回路装置の製造方法において

前記プラズマエッチング処理中の処理室内の圧力が 0.7~7 P a であることを特徴とする半導体集積回路装置の製造方法。

【請求項24】 請求項22記載の半導体集積回路装置の製造方法において、前記処理室内に流入されるエッチングガスの総流量が200~1000cm³ /min以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項25】 請求項22記載の半導体集積回路装置の製造方法において、前記処理室内に流入されるエッチングガスの総流量が700cm³/min以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項26】 請求項22記載の半導体集積回路装置の製造方法において

前記プラズマエッチング処理中の処理室内の圧力が1.3~4 P a であり、前記処理室内に流入されるエッチングガスの総流量が700 c m³/min以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項27】 請求項22記載の半導体集積回路装置の製造方法において

前記希釈ガスの流量が、前記フロロカーボン系のガスおよび酸素の流量よりも 多いことを特徴とする半導体集積回路装置の製造方法。

【請求項28】 請求項22記載の半導体集積回路装置の製造方法において

前記プラズマエッチング処理中のプラズマ密度が、 $1 \times 10^{10} \sim 1 \times 10^{13}$ / c m^3 であることを特徴とする半導体集積回路装置の製造方法。

【請求項29】 請求項22記載の半導体集積回路装置の製造方法において

前記プラズマエッチング処理中のプラズマ密度が、 $1 \times 10^{10} \sim 1 \times 10^{12}$ / c m^3 であることを特徴とする半導体集積回路装置の製造方法。

【請求項30】 請求項22記載の半導体集積回路装置の製造方法において

前記フロロカーボン系のガスが C_5F_8 であり、前記希釈ガスがアルゴンであることを特徴とする半導体集積回路装置の製造方法。

【請求項31】 請求項30記載の半導体集積回路装置の製造方法において

前記アルゴンガスの流量が200~1000cm³/minであることを特徴とする半導体集積回路装置の製造方法。

【請求項32】 請求項30記載の半導体集積回路装置の製造方法において

前記アルゴンガスの流量が400~800cm³/minであることを特徴とする半導体集積回路装置の製造方法。

【請求項33】 請求項30記載の半導体集積回路装置の製造方法において

前記酸素と C_5F_8 とのガス流量比(酸素 $/C_5F_8$)が、 $0.8\sim1.5$ であることを特徴とする半導体集積回路装置の製造方法。

【請求項34】 請求項30記載の半導体集積回路装置の製造方法において

前記酸素と C_5F_8 とのガス流量比(酸素 $/C_5F_8$)が、 $1\sim1$. 2であることを特徴とする半導体集積回路装置の製造方法。

【請求項35】 請求項30記載の半導体集積回路装置の製造方法において

前記 C_5F_8 の分圧が、 $0.02\sim0.2Pa$ であることを特徴とする半導体集積回路装置の製造方法。

【請求項36】 請求項30記載の半導体集積回路装置の製造方法において

前記 C_5F_8 の分圧が、 $0.04\sim0.1Pa$ であることを特徴とする半導体集積回路装置の製造方法。

【請求項37】 (a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、

- (b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、
- (c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、 フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いて

プラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工 する工程を有し、

前記エッチングガスのエッチング処理室内滞在時間が50~350msであることを特徴とする半導体集積回路装置の製造方法。

【請求項38】 (a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、

- (b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、
- (c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、 フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いて プラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工 する工程を有し、

前記エッチングガスのエッチング処理室内滞在時間が100~200msであることを特徴とする半導体集積回路装置の製造方法。

【請求項39】 (a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、

- (b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、
- (c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、 フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いて プラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工 する工程を有し、

前記プラズマエッチング処理中のエッチング処理室内の圧力が $0.7\sim7$ Paであり、前記エッチング処理室内に流入されるエッチングガスの総流量が700 cm 3 /min以上であることを特徴とする半導体集積回路装置の製造方法。

【請求項40】 (a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、

- (b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、
- (c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、 フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いプ ラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工す

る工程を有し、

前記プラズマエッチング処理中のエッチング処理室内の圧力が1.3~4 P a であり、前記エッチング処理室内に流入されるエッチングガスの総流量が700 c m³/min以上であることを特徴とする半導体集積回路装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体集積回路装置の製造技術に関し、例えば半導体集積回路装置の製造工程におけるセルフアラインコンタクト (Self Aligned Contact:以下、SACという)プロセスまたは高アスペクト比コンタクト (High Aspect Ratio Contact:以下、HARCという)プロセスに適用して特に有効な技術に関するものである。

[0002]

【従来の技術】

本発明者らが検討したSACプロセスにおいては、エッチングガスとして、例えば C_4F_8 を主として、その他に C_5F_8 、 CH_2F_2 、 CHF_3 または CF_4 等のようなフルオロカーボン系のガスと、酸素との混合ガスが用いられている。酸化シリコン(SiO_2)膜は、フルオロカーボン系のガスが解離して生成されるフルオロカーボン系化合物との反応によりエッチングが進行するが、下地となる窒化シリコン(SiN)膜は、フルオロカーボン系化合物との反応性が酸化シリコン膜に比べて低いため、窒化シリコン膜上にはポリマー層が相対的に厚く堆積する。このポリマー層の膜厚やC/F比(炭素原子数とフッ素原子数との比)をガス種等により最適化することにより、酸化シリコン膜と窒化シリコン膜との高選択性を実現している。

[0003]

また、設計ルールの微細化に伴う高アスペクト比化に対しては、孔等の開口性を向上させる観点から処理室内の圧力を下げ、処理室内に流入されるガスの総流量を増大させる方向への条件の変更を行っている。それに伴う窒化シリコン膜に対する選択比の低下については、CH₂F₂等のような堆積性の強いガスを添加す

ることにより対応している。

[0004]

本発明者らが検討したHARCプロセスにおいても、基本的に上記SACプロセスと同種のエッチングガスが用いられ、開口性および選択性を得るために上記SACプロセスと同様な対応がとられている。

[0005]

なお、この種の技術については、例えば特開平11-317392号公報に記載があり、窒化シリコン系材料層に対して選択性を大きく確保しながら酸化シリコン系材料層をエッチングする際に、エッチングガスとして、パーフルオロシクロオレフィン(C_5F_8 を含む)を用いることにより、選択比を高め、選択比の面内ばらつきを低くする技術が開示されている。

[0006]

また、例えば特開平8-45917号公報には、エッチング処理に際して、低 圧力の状態で、チャンバ内の反応ガスの滞在時間を100ms以下にして、深い 溝や穴を高速エッチングする技術が開示されている。

[0007]

【発明が解決しようとする課題】

ところが、上記SACプロセスやHARCプロセス技術においては、孔や溝の アスペクト比(深さ/幅)が益々進み、開口性と選択性との両立ができないとい う問題があることを本発明者らは見出した。

[0008]

例えばSACプロセスにおいては、酸化シリコン膜の開口性を高めるようにエッチングを行うと孔や溝の開口は可能となるが、酸化シリコン膜と窒化シリコン膜との選択比を確保できず、孔や溝内に埋め込む導体膜と、下層の導体膜とのショートマージンが短くなり、それら導体膜がショートしてしまう。逆に、その選択比を高めるようにエッチングを行うと、孔や溝自体を充分に開口できない。また、例えばHARCプロセスにおいては、酸化シリコン膜の開口性を高めるようにエッチングを行うと孔や溝の開口は可能となるが、酸化シリコン膜とハードマスク等との選択比を確保できず、孔の平面加工寸法や断面垂直形状が劣化する。

逆に、その選択比を高めるようにエッチングを行えば、孔や溝自体を充分に開口 できない。

[0009]

本発明の目的は、プラズマエッチングプロセスにおいて、酸化シリコン膜の開口性および窒化膜に対する選択性を向上させることのできる技術を提供することにある。

[0010]

また、本発明の他の目的は、プラズマエッチングプロセスを用いる半導体集積 回路装置の製造歩留まりを向上させることのできる技術を提供することにある。

[0011]

また、本発明の他の目的は、プラズマエッチングプロセスを用いる半導体集積 回路装置の量産性を向上させることのできる技術を提供することにある。

[0012]

また、本発明の他の目的は、プラズマエッチングプロセスを用いる半導体集積 回路装置の信頼性を向上させることのできる技術を提供することにある。

[0013]

また、本発明の他の目的は、プラズマエッチングプロセスを用いる半導体集積 回路装置の性能を向上させることのできる技術を提供することにある。

[0014]

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

[0015]

【課題を解決するための手段】

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば 、次のとおりである。

[0016]

本発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、 前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、低圧化およびエッ チングガスの大流量化によりエッチングガスのエッチング処理室内滞在時間を、 窒化シリコン系の絶縁膜に対する選択性が向上する領域に設定した状態でエッチ ング処理を施すものである。

[0017]

また、本発明は、半導体基板に対して、フロロカーボン系のガス、酸素および 希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことに より、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、低圧化およ びエッチングガスの大流量化によりエッチングガスのエッチング処理室内滞在時 間を、ハードマスクに対する選択性が向上する領域に設定した状態でエッチング 処理を施すものである。

[0018]

また、本願において開示される発明のうち、他のの概要を簡単に説明すれば、 次のとおりである。

[0019]

1.本願の発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記エッチングガスのエッチング処理室内滞在時間を50~700msとするものである

[0020]

2. 本発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希 釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことによ り、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記エッチン グガスのエッチング処理室内滞在時間を50~350msとするものである。

[0021]

3. 本発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希 釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことによ り、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記エッチン グガスのエッチング処理室内滞在時間を100~200msとするものである。 [0022]

4. 本発明は、(a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、(b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(c) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記エッチングガスのエッチング処理室内滞在時間を50~700msとするものである。

[0023]

5. 本発明は、(a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、(b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(c) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記エッチングガスのエッチング処理室内滞在時間を50~350msとするものである。

[0024]

6.本発明は、(a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、(b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(c) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記エッチングガスのエッチング処理室内滞在時間を100~200msとするものである。

[0025]

7. 本発明は、(a) 半導体基板上に電極配線を形成する工程、(b) 前記半導体基板上に前記電極配線の表面を覆うように窒化シリコン系の絶縁膜を堆積する工程、(c) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(d) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜に、前記電極配線に対して自己整合的に孔を形成する工程を有し、前記エッチングガスのエッチング処理室内滞在時間を5

 $0 \sim 700 \,\mathrm{m}\,\mathrm{s}$ とするものである。

[0026]

8. 本発明は、(a) 半導体基板上に電極配線を形成する工程、(b) 前記半導体基板上に前記電極配線の表面を覆うように窒化シリコン系の絶縁膜を堆積する工程、(c) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(d) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜に、前記電極配線に対して自己整合的に孔を形成する工程を有し、前記エッチングガスのエッチング処理室内滞在時間を50~350msとするものである。

[0027]

9. 本発明は、(a) 半導体基板上に電極配線を形成する工程、(b) 前記半導体基板上に前記電極配線の表面を覆うように窒化シリコン系の絶縁膜を堆積する工程、(c) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(d) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜に、前記電極配線に対して自己整合的に孔を形成する工程を有し、前記エッチングガスのエッチング処理室内滞在時間を100~200msとするものである。

[0028]

10.本願発明は、上記項1~9のいずれかにおいて、前記プラズマエッチング処理中のエッチング処理室内の圧力を0.7~7Paとするものである。

[0029]

11. 本願発明は、上記項1~9のいずれかにおいて、前記プラズマエッチング処理中のエッチング処理室内の圧力を1.3~4 P a とするものである。

[0030]

12. 本願発明は、上記項 $1\sim11$ のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量が $200\sim1000$ c m $^3/$ m i n とするものである。

[0031]

13. 本願発明は、上記項 $1\sim11$ のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量が $400\sim800$ c m $^3/$ m i n とするものである。

[0032]

14. 本発明は、上記項 $1\sim11$ のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量が $700\,\mathrm{cm}^3/\mathrm{min以}$ 上とするものである。

[0033]

15. 本発明は、上記項7~9のいずれかにおいて、前記プラズマエッチング 処理後、前記孔から露出する前記窒化シリコン系の絶縁膜を除去し、前記半導体 基板を露出させる工程、前記半導体基板の露出する孔内に導体膜を埋め込む工程 を有するものである。

[0034]

16. 本願発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記プラズマエッチング処理中のエッチング処理室内の圧力を 0. 7~7 Paとするものである。

[0035]

17. 本願発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記プラズマエッチング処理中のエッチング処理室内の圧力を1.3~4 P a するものである。

[0036]

18. 本願発明は、上記項16または17において、前記エッチング処理室内に流入されるエッチングガスの総流量を $200\sim1000$ c m 3 /minとするものである。

[0037]

19. 本願発明は、上記項16または17において、前記エッチング処理室内に流入されるエッチングガスの総流量を400~800 c m 3 / m i n とするものである。

[0038]

20. 本発明は、上記項16または17において、前記エッチング処理室内に流入されるエッチングガスの総流量を700 $\rm cm^3/min$ 以上とするものである。

[0039]

21.本願発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記エッチング処理室内に流入されるエッチングガスの総流量を200~1000cm³/minとするものである。

[0040]

22.本願発明は、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記エッチング処理室内に流入されるエッチングガスの総流量を400~800cm³/minとするものである。

[0041]

23. 本発明は、半導体基板に対して、フロロカーボン系のガス、酸素および 希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことに より、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、前記エッチング処理室内に流入されるエッチングガスの総流量を 700 c m³/min以上 とするものである。

[0042]

24. 本発明は、(a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、(b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する

工程、(c)前記半導体基板に対して、フロロカーボン系のガス、酸素および希 釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことによ り、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記プラズマエッチン グ処理中のエッチング処理室内の圧力を 0.7~7 Paとするものである。

[0043]

25.本発明は、(a) 半導体基板上に窒化シリコン系の絶縁膜を堆積する工程、(b) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆積する工程、(c) 前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記プラズマエッチング処理中のエッチング処理室内の圧力を1.3~4 Paとするものである。

[0044]

26. 本願発明は、上記項24または25において、前記エッチング処理室内 に流入されるエッチングガスの総流量を200~1000cm³/minとする ものである。

[0045]

27. 本願発明は、上記項24または25において、前記エッチング処理室内に流入されるエッチングガスの総流量を400~800 c m $^3/$ m i n とするものである。

[0046]

28. 本発明は、上記項24または25において、前記エッチング処理室内に 流入されるエッチングガスの総流量を700cm³/min以上とするものであ る。

[0047]

29. 本発明は、(a) 半導体基板上に電極配線を形成する工程、(b) 前記 半導体基板上に前記電極配線の表面を覆うように窒化シリコン系の絶縁膜を堆積 する工程、(c) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆 積する工程、(d) 前記半導体基板に対して、フロロカーボン系のガス、酸素お よび希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すこ とにより、前記酸化シリコン系の絶縁膜に、前記電極配線に対して自己整合的に 孔を形成する工程を有し、前記プラズマエッチング処理中のエッチング処理室内 の圧力を 0.7~7 Paとするものである。

[0048]

30.本発明は、(a) 半導体基板上に電極配線を形成する工程、(b) 前記 半導体基板上に前記電極配線の表面を覆うように窒化シリコン系の絶縁膜を堆積 する工程、(c) 前記窒化シリコン系の絶縁膜上に酸化シリコン系の絶縁膜を堆 積する工程、(d) 前記半導体基板に対して、フロロカーボン系のガス、酸素お よび希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すこ とにより、前記酸化シリコン系の絶縁膜に、前記電極配線に対して自己整合的に 孔を形成する工程を有し、前記プラズマエッチング処理中のエッチング処理室内 の圧力を1.3~4 Paとするものである。

[0049]

31. 本願発明は、上記項29または30において、前記エッチング処理室内に流入されるエッチングガスの総流量を200~1000cm³/minとするものである。

[0050]

32. 本願発明は、上記項29または30において、前記エッチング処理室内に流入されるエッチングガスの総流量を400~800 c m $^3/$ m i n とするものである。

[0051]

33. 本発明は、上記項29または30において、前記エッチング処理室内に流入されるエッチングガスの総流量を700cm³/min以上とするものである。

[0052]

34.本発明は、上記項29~30のいずれかにおいて、前記プラズマエッチング処理後、前記孔から露出する前記窒化シリコン系の絶縁膜を除去し、前記半導体基板を露出させる工程、前記半導体基板の露出する孔内に導体膜を埋め込む工程を有するものである。

[0053]

35. 本発明は、上記項1~34のいずれかにおいて、前記プラズマエッチング処理中の半導体基板の温度を、50~180℃とするものである。

[0054]

36.本発明は、上記項1~34のいずれかにおいて、前記プラズマエッチング処理中の半導体基板の温度を、60~140℃とするものである。

[0055]

37. 本発明は、上記項1~34のいずれかにおいて、前記プラズマエッチング処理中の半導体基板の温度を、100~130℃とするものである。

[0056]

38.本願の発明は、(a)半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、(b)前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、(c)前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記エッチングガスのエッチング処理室内滞在時間が50~700msとするものである。

[0057]

39.本発明は、(a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、(b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、(c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記エッチングガスのエッチング処理室内滞在時間が50~350msとするものである。

[0058]

40. 本発明は、(a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、(b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、(c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、フロ

ロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記エッチングガスのエッチング処理室内滞在時間が100~200msとするものである。

[0059]

41. 本発明は、上記項38~40のいずれかにおいて、前記プラズマエッチング処理中のエッチング処理室内の圧力を0.7~7Paとするものである。

[0060]

42. 本発明は、上記項38~40のいずれかにおいて、前記プラズマエッチング処理中のエッチング処理室内の圧力を1.3~4Paとするものである。

[0061]

43. 本願発明は、上記項38~42のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量を200~1000cm 3 /minとするものである。

[0062]

44. 本願発明は、上記項 $38\sim42$ のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量を $400\sim800$ c m $^3/$ m i n と するものである。

[0063]

45. 本発明は、上記項38~42のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量を $700cm^3/min以上とするものである。$

[0064]

46. 本発明は、上記項39~45のいずれかにおいて、前記プラズマエッチング処理によって前記酸化シリコン系の絶縁膜に孔を形成し、その孔内に情報蓄積容量素子を形成する工程を有するものである。

[0065]

47. 本発明は、(a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、(b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、(c

)前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜を加工する工程を有し、前記プラズマエッチング処理中のエッチング処理室内の圧力を0.7~7 Paとするものである。

[0066]

48. 本発明は、(a) 半導体基板上に酸化シリコン系の絶縁膜を堆積する工程、(b) 前記酸化シリコン系の絶縁膜上にハードマスクを形成する工程、(c) 前記ハードマスクをエッチングマスクとして、前記半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記プラズマエッチング処理中のエッチング処理室内の圧力を1.3~4Paとするものである。

[0067]

49. 本願発明は、上記項47または48のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量を $200\sim1000\,\mathrm{cm}^3/\mathrm{m}$ inとするものである。

[0068]

50. 本願発明は、上記項47または48のいずれかにおいて、前記エッチング処理室内に流入されるエッチングガスの総流量を400~800 c m^3/m i n とするものである。

[0069]

51. 本発明は、上記項47または48のいずれかにおいて、前記エッチング 処理室内に流入されるエッチングガスの総流量を $700 \text{ cm}^3 / \text{min以上とす るものである。}$

[0070]

52. 本発明は、上記項39~51のいずれかにおいて、前記ハードマスクを ポリシリコンとするものである。

[0071]

53. 本発明は、上記項47~52のいずれかにおいて、前記プラズマエッチ

ング処理によって前記酸化シリコン系の絶縁膜に孔を形成し、その孔内に情報蓄 積容量素子を形成する工程を有するものである。

[0072]

54. 本発明は、上記項1~53において、前記希釈ガスの流量が、前記フロロカーボン系のガスおよび酸素の流量よりも多いものである。

[0073]

55. 本発明は、上記項 $1 \sim 5$ 3において、前記プラズマエッチング処理中のプラズマ密度が、 $1 \times 10^{10} \sim 1 \times 10^{13} / \text{cm}^3$ とするものである。

[0074]

5 6. 本発明は、上記項 $1 \sim 5$ 3 において、前記プラズマエッチング処理中のプラズマ密度が、 $1 \times 10^{10} \sim 1 \times 10^{12} / \text{cm}^3$ とするものである。

[0075]

57. 本発明は、上記項 $1\sim5$ 3において、前記プラズマエッチング処理中のプラズマ密度が、 5×1 0 $^{10}\sim5\times1$ 0 11 /cm 3 とするものである。

[0076]

58. 本発明は、上記項 $1\sim5$ 7において、前記フロロカーボン系のガスがC $_5$ F $_8$ であり、前記希釈ガスがアルゴンとするものである。

[0077]

59. 本発明は、上記項58において、前記アルゴンガスの流量を200~1000 c m^3 /minとするものである。

[0078]

60. 本発明は、上記項58において、前記アルゴンガスの流量を400~800 c $\mathrm{m}^3/\mathrm{m}\,\mathrm{i}\,\mathrm{n}$ とするものである。

[0079]

61. 本発明は、上記項58~60において、前記酸素と C_5F_8 とのガス流量比(酸素/ C_5F_8)を、0. 5~2. 0とするものである。

[0080]

62. 本発明は、上記項 $5.8 \sim 6.0$ において、前記酸素と $C_5 F_8$ とのガス流量比(酸素/ $C_5 F_8$)を、0. $8 \sim 1$. 5とするものである。

[0081]

63. 本発明は、上記項58~60において、前記酸素と C_5F_8 とのガス流量比(酸素/ C_5F_8)を、 $1\sim1$. 2とするものである。

[0082]

64. 本発明は、上記項 $5.8 \sim 6.0$ において、前記 $C_5 F_8$ の分圧を $0.0.2 \sim 0.2$ Paとするものある。

[0083]

65. 本発明は、上記項58~60において、前記 C_5F_8 の分圧を0.04~0.1 Pa とするものある。

[0084]

66. 本発明は、上記項58~60において、前記 C_5F_8 の分圧を0.04~0.08 Paとするものある。

[0085]

【発明の実施の形態】

以下、本願において使用する用語の一般的意味について説明する。

[0086]

1. デバイス面とは、半導体ウエハの主面であって、その面にフォトリソグラフィーにより、複数のチップ領域に対応する集積回路パターンが形成される面をいう。すなわち、「裏面」に対して、その反対側の主面をいう。

[0087]

2. 半導体集積回路ウエハまたは半導体ウエハとは、半導体集積回路の製造に用いるシリコン単結晶基板(一般にほぼ円形)、サファイア基板、ガラス基板その他の絶縁、反絶縁または半導体基板などならびにそれらの複合的基板をいう。また、「半導体集積回路装置」(あるいは「電子装置」、「電子回路装置」など)というときは、単結晶シリコン基板上に作られるものだけでなく、特にそうでない旨が明示された場合を除き、上記した各種基板、あるいはさらにSOI(Silicon On Insulator)基板、TFT(Thin Film Transistor)液晶製造用基板、STN(Super Twisted Nematic)液晶製造用基板などといった他の基板上に作られるものを含むものとする。

[0088]

3. シリコンナイトライド、窒化ケイ素または窒化シリコンというときは、 $S_{13}N_4$ のみではなく、シリコンの窒化物で類似組成の絶縁膜を含むものとする。

[0089]

4. キャップ膜は、埋め込み配線の情報の電気的接続部以外に形成される絶縁性および拡散バリア性の高い絶縁膜で、一般に層間絶縁膜の主要部とは別の材料、例えば窒化シリコン膜で形成される。

[0090]

5. 「滞在時間 (τ)」とは、τ=V/S=P・V/Qで表すことができる時間である。上式のVはプラズマ容積またはチャンバ(エッチング処理室)容積、Sは真空ポンプの実効排気速度(チャンバとポンプと間の配管のコンダクタンスを考慮した値)、Pは処理圧力、Qはガス流量である。したがって、Vをプラズマ容積とするか、チャンバ容積とするかによって、それぞれプラズマ内滞在時間とチャンバ内(エッチング処理室内)滞在時間の捉え方ができる。プラズマ内滞在時間は、エッチング処理に際して流入ガス分子がプラズマ中に留まっていられる時間である。また、チャンバ内滞在時間は、エッチング処理に際して、流入ガス分子がチャンバ内に留まっていられる時間である。

[0091]

上式において、処理圧力、プラズマ容積(またはチャンバ容積)およびガス流量を代入することにより滞在時間を導出している。

[0092]

上記処理圧力Pは、例えばエッチング装置のチャンバ内の側壁に設置されたバラトン真空計の値を用いている。また、ガス流量Qは、例えばマスフローコントローラの値を用いている。

[0093]

プラズマ容積は、図47に示すように、プラズマを円柱と考えて導出している。この場合、プラズマ容積 $V=\pi\cdot r^2\cdot$ (電極間隔)、と表すことができる。また、図47の電極間隔(gap)は、平行平板型エッチング装置の上部電極と下部電極との間隔のことである。

[0094]

また、チャンバ容積 V は、バルブを全閉した状態においてチャンバ内にガスを流入させた場合の、時間に対する圧力の増加の割合を測定することで求めた。ガス流量の単位の c m^3 / m i n は、標準状態(0 $\mathbb C$ 、1 a t m)における1分当たりに流れるガスの体積である。標準状態(0 $\mathbb C$ 、1 a t m)において1モルは22.414(L)(=22414(c m^3))なので、1(c m^3 / m i n) = 1 / 2 2414(m o 1 / m i n) = 4 .46×10 $^{-5}$ (m o 1 / m i n)となる。

[0095]

これを用いて、Δtの間にエッチング装置のチャンバ内に流入したガスのモル 数が求められ、それに伴う圧力の変化Δpを用いれば(図48参照)、

気体の状態方程式 $P \cdot V = n \cdot R \cdot T$ を用いて、 $\Delta p \cdot V = (Q \cdot \Delta t) \cdot R \cdot T$ 、 $(V : \mathcal{F} + \mathcal{F} + \mathcal{F})$ であることが可能である。その結果、本実施の形態で用いたエッチング装置においては、 $\mathcal{F} + \mathcal{F} + \mathcal{F}$ であった。

[0096]

6. エッチングガスは、反応ガスと、希釈ガスと、その他のガスとを有している。反応ガスは、主としてエッチングと堆積との両方の反応に寄与するガスであり、さらに、主反応ガスと、添加反応ガスとに分類できる。SACプロセスやHARCプロセスに用いられる主反応ガスとしては、フロロカーボン系のガスがあり、添加反応ガスとしては酸素(〇2)を含むガスがある。そのフロロカーボン系のガスは、飽和型と不飽和型に分類できる。

[0097]

7. 電極配線とは、電極または配線の総称であって、電気信号の経路を形成する構成部材である。

[0098]

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要な

とき以外は同一または同様な部分の説明を原則として繰り返さない。

[0099]

4

また、以下の実施の形態では、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

[0100]

また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示したときおよび原理的に明らかに特定の数に限定されるときを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

[0101]

さらに、以下の実施の形態において、その構成要素(要素ステップなどを含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合を 除き、必ずしも必須のものではないことは言うまでもない。

[0102]

同様に、以下の実施の形態において、構成要素などの形状、位置関係などに言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合を除き、実質的にその形状などに近似または類似するものなどを含むものとする。このことは、上記数値および範囲についても同様である。

[0103]

また、以下の実施の形態では、電界効果トランジスタを代表するMIS・FET (Metal Insulator Semiconductor Field Effect Transistor) を単にMISという。

[0104]

まず、本実施の形態の説明に先立って、本発明に到る経緯について説明する。

[0105]

DRAM (Dynamic Random Access Memory) プロセスの微細化のキーテクノロジーである超高アスペクト酸化膜ドライエッチング技術においては、設計ルール

の微細化に伴うコンタクトホールの高アスペクト化の為、従来のプロセス技術では、開口性とエッチングマスクの選択比の確保とを両立させることは不可能であることがわかった。そのため、高アスペクト化に対応したSACおよびHARC加工技術の開発が必須となった。

[0106]

次に、本発明者らが行った実験について説明する。

[0107]

まず、今回の実験に用いたエッチング装置について説明する。今回の実験に用いた酸化膜ドライエッチング装置は、例えば図1に示すような二周波励起RIE装置(東京エレクトロン社製のUNITY-IIS-85DI)1である。駆動周波数とバイアス周波数を分けることで、プラズマの生成及び解離と半導体ウエハ2に入射するイオンのエネルギーを独立に制御することが可能である。この二周波励起RIE装置のエッチングリアクターの断面を図1に示す。上記従来の二周波励起RIE装置(UNITY-II-85DI)では、駆動周波数27MHz、バイアス周波数800kHzであったが、それに対して図1の二周波励起RIE装置1では、それぞれ60MHzと2MHzに最適化を行なった。そのことにより、高アスペクト酸化膜エッチングプロセスに対応して、より低圧(~1Pa)で高密度(~10¹¹cm⁻³)なプラズマを安定生成することが可能である。さらに、実験を進めていく過程で大排気化改造(ターボ分子ポンプ排気速度:1300(1/s)を2200(1/s)に改造)を行った。

[0108]

次いで、今回の実験に用いた試料について説明する。今回の高アスペクト酸化 膜ドライエッチング技術の開発においては、図2~図4に示すような試料を用い た。

[0109]

図2は、マイクロ・ローディング計測ダミーの断面図を示している。ここでは、半導体基板(単結晶シリコン等からなる半導体ウエハ)2S上に、厚さ2.0 μm程度の酸化膜3aが形成され、さらにその上に厚さ400~800nm程度のホトレジスト4aが形成されている。ここで、酸化膜3aに開口しようとして

いるホールの径は、0.16-0.6μm程度である。

[0110]

図3は、直径0.16μm、アスペクト比10のSACまたは直径0.16μ m、アスペクト比10のHARCにおけるSACプロセスのダミーの断面図を示 している。ゲート絶縁膜5aは、例えば酸化シリコンからなり、その厚さは、二 酸化シリコン換算膜厚で、6nm程度である。ワード線WL(ゲート電極6a) は、例えば低抵抗ポリシリコン膜上に窒化タングステンを介してタングステンを 設けて成り、その上にはキャップ膜7aが形成されている。キャップ膜7aは、 例えば窒化シリコン膜からなる。ワード線WL(ゲート電極6a)、キャップ膜 7 a およびワード線W L から露出する半導体基板 2 S の表面は、厚さが 4 0 ~ 6 0 n m程度の薄い窒化シリコン膜8 a で覆われている。この窒化シリコン膜8 a 上には、酸化膜3bが堆積されている。隣接するワード線WL(ゲート電極6a)間の酸化膜3b1の底面(酸化膜3b1が窒化シリコン膜8aに接する面)か ら酸化膜3b2の上面までの寸法D1は、例えば600nm程度である。酸化膜 3 b 2 上には、厚さが 5 0 ~ 2 0 0 n m程度の反射防止膜 9 a を介して、厚さが 260nm程度のホトレジスト膜4bが堆積されている。ホトレジスト膜4bは 、SACプロセスにより孔を形成するためのマスクである。反射防止膜9aはホ トレジスト膜をマスクとして既にエッチング処理が施されている。

[0111]

図4の(a),(b)は、直径0.16 μ m、アスペクト比10のSACまたは直径0.16 μ m、アスペクト比10のHARCにおけるHARCプロセスのダミーの断面図を示している。半導体基板2S上には、厚さが50~200nm程度の窒化シリコン膜8bを介して、厚さ2.0 μ m程度の酸化膜3cが堆積されている。酸化膜3c上には、厚さ200~300nm程度のドープトポリシリコン膜で構成されるハードマスク10aが形成されている。図4(a)において、ハードマスク10aの開口寸法D2は、450nm程度である。また、図4(b)において、ハードマスク10aの開口寸法D2は、160nm程度である。なお、図4(b)は(a)の断面に対して垂直な面であって、(a)のA-A線の断面図である。

[0112]

次に、上記ダミーを用いたSACおよびHARCプロセスの評価方法について 説明する。今回の実験においては、例えば以下の第1~第4について評価した。

[0113]

第1に、酸化膜エッチングにおける開口性を判断する尺度として、マイクロ・ローディング効果を測定した。本実験では、エッチングを行い、0.16μmと、0.5μmのホール内のエッチング深さを測定し、次式(1)に従ってマイクロ・ローディング効果を算出した。数値が100%に近いほど微小ホールでのエッチングレートの低下が少ないことを示す。

マイクロ・ローディング効果 [%] = (ϕ 0. 16 μ mのエッチング深さ)/(ϕ 0. 5 μ mのエッチング深さ) \times 100 ………………(1)

第2に、窒化シリコン膜のエッチング選択比を測定した。すなわち、酸化膜エッチング条件でエッチングを行い、断面SEM(Scanning Electron Microscope)を用いて図5に示される部分の寸法D4, D5を測定し、次式(2)に従い、酸化膜3bとゲート電極6a(ワード線WL)肩部の窒化シリコン膜8aとの選択比を算出した。寸法D4はゲート電極6a上の酸化膜3bの厚さであり、寸法D5はゲート電極6a上肩部の窒化シリコン膜8aの削れ量を示している。このエッチング処理の際に用いる酸化膜3bのエッチングレートは、上記図1の二周波励起RIE装置(UNITY-IIS-85DI)1に組み込まれた終点検出器を用いて算出した。具体的には、プラズマ内の発光種の中で、供給ガスと酸化膜の反応生成物であるSiFをモニタし、穴底の窒化シリコン膜8aが露出した時点での発光強度曲線の落ち込み時間を測定している。

窒化シリコン膜の選択比=((酸化膜のエッチングレート)×(エッチング時間)-(寸法D4))/寸法D5 ……………………(2)

第3に、HARCプロセスにおけるハードマスクの選択比を測定した。すなわち、図6に示すように、酸化膜3cエッチングを行う際のマスクとなるドープトポリシリコン膜の削れ量の寸法D6と、酸化膜3cのエッチング深さ寸法D7を測定し、対ドープトポリシリコン選択比を算出した。なお、ハードマスク10a1は、酸化膜エッチング処理後の前記図4のハードマスク10aの状態を示して

いる。

[0114]

第4に、エッチング処理時における半導体ウエハ2の上面(デバイス面に相当)の温度を測定した。ここでは、半導体ウエハ2の上面において、中央と、外周と、それらの間との3点にテンププレート(Wahl社製)を添付し、その上にカプトンテープで覆ったものを各酸化膜エッチング条件のプラズマ中に2分間さらし、各部で測定された温度の平均値で、その温度を算出した。

[0115]

次に、実験結果および検討結果を述べる。

[0116]

前記したように、直径 0. 1 5 μ mプロセス以降の高アスペクト酸化膜エッチングプロセスにおいて、直径 0. 1 8 μ mプロセスで適用したSACおよびHARCプロセスでは開口性と高選択比との両立ができないため、さらなる高アスペクト化に対応したSACおよびHARCプロセスの開発が必要である。SACプロセスでは、開口性と穴の底部にある窒化シリコン膜との選択比の確保を両立することが要求される。また、HARCプロセスでは、開口性とエッチングマスクとなるドープトポリシリコン膜との選択比の確保の両立が要求される。そのため、SACプロセスとHARCプロセスとでは選択比の要求される場所が穴底と半導体ウエハの表面という相違があるため全く同一のプロセスを適用することはできず、各プロセスにおける最適化が必要となる。本実験では、はじめにSACプロセスにおいて開口性を向上させる方向を検討し、加えて高窒化シリコン選択比を実現するプロセスの開発を行った。次に、開口性の向上したプロセスを基にしてHARCプロセスへの適用を検討し、ドープトポリシリコン膜との選択比の確保が可能なプロセスの開発を行った。

[0117]

まず、SACプロセスの基礎的な検討結果を説明する。

[0118]

本実験で用いた C_5F_8 のようなフロロカーボン系のガスの場合、プラズマ中での解離によって生成されたCFxラジカル(主として CF_2 ラジカル)が穴底の酸

化膜(酸化シリコン膜)上にポリマー層として堆積する。そこに入射したイオンがそのポリマー層を透過して酸化膜とポリマー層の界面にエネルギーを供給することで化学反応が起こり、酸化膜エッチングが進行する。また、酸化膜上に堆積するポリマー層が酸化膜中に存在する〇(酸素)との反応によって〇〇もしくは〇〇F_xとして除去されるのに対して、窒化シリコン膜上のポリマー層は下地膜(窒化シリコン膜)からの酸素の供給がないため酸化膜上よりもポリマー層が厚くなっており窒化シリコン膜はエッチングが進行し難い。そのため、CF_xラジカルフラックスが増加すると酸化膜上では反応が促進されてエッチングレートは増加するが窒化シリコン膜のエッチングレートはそれほど変化しない。しかしながら、穴底に到達するCF_xラジカルフラックスが過剰であると酸化膜上にもイオンが透過できないほどにポリマー層が厚くなりエッチングの進行が遅くなる。したがって、開口性の向上及び高窒化シリコン選択比を実現させるためには、酸化膜上と窒化シリコン膜上のポリマー層の厚さを決定するCF_xラジカルの生成と入射イオンフラックス及びイオンエネルギーを適切に制御する必要がある。

[0119]

本実験では、圧力、ガス流量をパラメータとしてマイクロ・ローディング効果、テーパ角および窒化シリコン選択比の測定を行い、開口性と高選択比とを実現 する方向を検討しその機構の解明を行った。

[0120]

圧力 2. 6 6 P a において、 C_5F_8/O_2 比 (=8/9) を一定に保ったまま添加量を C_5F_8/O_2 = 8/9、1 6 / 1 8 c m 3 / m i n と増加させてアルゴンガス流量 4 0 0 - 8 0 0 c m 3 / m i n でマイクロ・ローディング効果を測定した。結果を図 7 に示す。アルゴンガス流量 4 0 0 c m 3 / m i n の場合には C_5F_8 / O_2 ガス流量の増加によって穴底に到達する CF_x ラジカルフラックスが過剰となり、酸化膜上に過剰なポリマー層が形成されるため、マイクロ・ローディング効果は大きくなる。アルゴンガス流量を 6 0 0、8 0 0 c m 3 / m i n と増加させていくと、滞在時間の減少によって過剰なポリマー層の形成が抑制され、圧力 2、6 6 P a、 C_5F_8/O_2 / A r = 1 6 / 1 8 / 8 0 0 c m 3 / m i n にすることでマイクロ・ローディング効果が 9 8 %まで改善された。このことからマイク

ロ・ローディング効果は、滞在時間に大きく依存しており、滞在時間の短い領域でCF_xラジカル供給量の最適化を行えば改善できることがわかった。

[0121]

次に、テーパ角向上について検討した結果を説明する。

[0122]

マイクロ・ローディング効果の測定と同様に、圧力 2.66Paにおいてアルゴンガス流量をパラメータとして直径 0.16 μ m、アスペクト比10のSACまたは直径 0.16 μ m、アスペクト比10のHARCにおけるSACプロセスのダミーを酸化膜エッチングしたときのテーパー角およびゲート電極上の肩部における窒化シリコン選択比をそれぞれ図 8(a),(b)に示す。 $C_5F_8/O_2=8/9$,16/18c m $^3/$ minとし、エッチング時間経過後、10%オーバエッチング処理を施したものである。

[0123]

 C_5F_8/O_2 のガス流量を $1.6/1.8\,\mathrm{cm}^3/\mathrm{min}$ として、アルゴンガス流量を増加させると(図8)、高窒化シリコン選択比とテーパ角の垂直性を両立する結果が得られている。これは、 $C_5F_8/O_2=8/9\,\mathrm{cm}^3/\mathrm{min}$ の場合に、窒化シリコン選択比がアルゴンガス流量増加に伴って減少する結果とは逆の傾向である。この結果からテーパ角は、圧力の低下とアルゴンガス流量の増加により滞在時間を短くすれば、より垂直に近づくことが分かり、さらに C_5F_8 ガス流量を増加させることでマイクロ・ローディング効果の改善(9.8%)、垂直に近いテーパ角(8.9度)および高窒化シリコン選択比(8.8)を同時に満たすことができることがわかった。

[0124]

次に、低圧、大流量条件のエッチング機構の解析について説明する。

[0125]

これまでの検討によって、低圧力・大流量条件にして滞在時間が短くなった状態で C_5F_8 と O_2 ガス流量を増加させると開口性、垂直形状および高窒化シリコン選択比を同時に満たせることが分かった。ここでは、そのエッチング機構を解析した。

[0126]

図9に、これまでに測定したマイクロ・ローディング効果(a)、テーパ角(b)および窒化シリコン選択比(c)の滞在時間依存性を示す。 C_5F_8 と O_2 とのガス流量に関係なく滞在時間の短い領域でマイクロ・ローディング効果は少なく(図9(a)参照)、テーパ角は垂直に近くなっている(図9(b)参照)。滞在時間が長くなると C_5F_8 の解離が促進されてCラジカルや CF_x ラジカル密度が増加する。その結果、穴底の酸化膜上には過剰なポリマー層が形成され、穴底に到達できるイオンが少ない高アスペクトな穴ではエッチングレートが減少してマイクロ・ローディング効果が大きくなる。またCラジカルは吸着確率が高く、穴上部の側壁に付着するため、テーパ角が悪化すると考えられる。窒化シリコン選択比に関しては、 $C_5F_8/O_2=8/9$ c m^3/m i n の場合には測定領域において滞在時間の増加に伴い増加しているが、1 6 / 1 8 c m^3/m i n の場合には滞在時間の増加に伴い選択比は低下している(図9(c)参照)。

[0127]

次に、この相違が生じる機構を検討した。図10に直径0.16 μ m、アスペクト比10のSACプロセスを用いたプロセスにおいて $C_5F_8/O_2=8/9$ c m^3/m in (図10(a)~(c))と、16/18 c m^3/m in (図10(a)~(c))と、16/18 c m^3/m in (図10(d)~(f))との場合の酸化膜エッチングレート(図10(a),(d))、ゲート電極上の肩部の窒化シリコンエッチングレート(図10(b),(e))および窒化シリコン選択比の滞在時間(図10(c),(f))依存性を示す。また、図11(a)~(c)にエッチング処理時における酸化膜および窒化シリコン膜のエッチングモデルを示す。図11(a)はラジカル供給不足、(b)はラジカル供給適正、(c)はラジカル供給過剰をそれぞれ示している。

[0128]

 $C_5F_8/O_2=8/9\ cm^3/min$ の場合には、滞在時間が $\sim 8\ ms$ で窒化シリコン選択比が最大となり、 $C_5F_8/O_2=1\ 6/1\ 8\ cm^3/min$ の場合には $\sim 3\ ms$ で最大となる(図 $1\ O(c)$,(f)の領域II)。 $C_5F_8/O_2=8/9\ cm^3$ /minの場合、図 $1\ O(a)\sim(c)$ に示す領域 I では、滞在時間が短いために穴底に到達する CF_x ラジカルが少なく、またアルゴンガスの比率が高いためにアル

ゴンガスが電離して生成されるイオン密度が高い状態にあると考えられる。この場合、酸化膜上のポリマー層は薄く酸化膜のエッチングはエッチャントとなるC F_xラジカルの供給量に律速され、窒化シリコン膜上のポリマー層も薄くイオンが十分に透過できるため窒化シリコン膜もエッチングされやすい状態であると考えられる(図11(a))。

[0129]

この状態から滞在時間が増える(図10の領域II)にしたがいCF、ラジカルフ ラックスが増加してポリマー層の形成が促進される。酸化膜上ではポリマー層中 の炭素(C)やCF、が酸化膜中の酸素(O)と反応して除去されるため、ポリ マー層は厚くならず、イオンがポリマー層を透過して直接、酸化膜界面に到達で きるほどの膜厚になっていると考えられる。それに対して、窒化シリコン膜上に は、窒化シリコンからの酸素(〇)の供給が無いためにポリマー層の除去効果が 少なく、イオンの透過距離以上に厚いポリマー層が形成されていると考えられる 。そのため、窒化シリコンのエッチングレートは滞在時間が増加してCF、ラジ カルの供給量が増えてもほとんど変化しない(図11(b))。その結果、窒化シリ コン選択比が向上していると考えられる。さらに、滞在時間が長い領域(図10 III)になると、 CF_x ラジカル供給量が過剰な状態になり酸化膜上にもイオン が透過できる膜厚以上のポリマー層が形成されるため、酸化膜のエッチングレー トが低下し、窒化シリコン選択比が低くなる(図11(c))。図10の(d)~(f)に示す $C_5F_8/O_2 = 1.6/1.8 \text{ cm}^3/\text{min}$ の場合には、窒化シリコン選択 比のピークが滞在時間の短い方向にシフトしている。 $C_5F_8/O_2 = 8/9 cm^3$ /minの場合と異なり滞在時間が3msにおいて酸化膜エッチングレートが速 く、窒化シリコンエッチングレートが遅くなっている。これはC₅F₈流量を増加 したことによって C_5F_8 が解離して生成される CF_x ラジカル密度が増加し、滞 在時間が短い領域で穴底に供給される CF_x ラジカルフラックスが C_5F_8 $/O_2$ = 8/9 c m 3 / m i n の場合の領域IIにおけるCFx ラジカルフラックスと同等 になるためだと考えられる。これにより、 C_5F_8 の過剰な解離が抑制されてマイ クロ・ローディング効果が少なく、テーパ角が垂直形状になっている滞在時間の 短い領域で高窒化シリコン選択比が実現できていると考えられる。

[0130]

4

以上の結果から 0.15μ mプロセス以降の高アスペクト比酸化膜エッチングにおいては、低圧力で大流量のガス条件が必須であり、 0.15μ mプロセスの開発からUNITY-IIS85-DIのターボ分子ポンプの排気速度を1300(1/s)から2200(1/s)に変更し、圧力2.66Paにおいてガス流量900cm3/minでも十分に排気が可能になり、安定してエッチングプロセスを行えるようにした。

[0131]

次に、エッチング処理時の半導体ウエハ上面の温度依存性について説明する。

[0132]

窒化シリコン選択比を向上させる手段として、窒化シリコン膜上に保護膜となるポリマー層を厚く堆積させる方法がある。半導体ウエハの温度を高くしていったときの窒化シリコン選択比を調査した。その結果、半導体ウエハの温度上昇に伴い、窒化シリコン選択比は増加し、半導体ウエハの温度が123℃で、標準条件(半導体ウエハの温度が68℃)の7.7から16.1と2倍の選択比を実現した(図12)。なお、半導体ウエハの温度が90℃で、選択比は9.5、半導体ウエハの温度が112℃で、選択比は13.2が得られた。

[0133]

この機構は、半導体ウエハの温度が上がることで、 CF_x ラジカルの吸着確率が減少し、穴上部で側壁に堆積し難くなり、穴底まで輸送されて窒化シリコン膜上での堆積量が増加すると考えられる。ここで、懸念されるのは、半導体ウエハの温度が上がり CF_x ラジカルが穴底に輸送される量が増えて、酸化膜の開口性が悪化することである。

[0134]

そこで、マイクロ・ローディング効果の半導体ウエハ温度依存性を確認した(図12)。半導体ウエハ温度の上昇に対してマイクロ・ローディング効果の増大は見られず、実用上問題ないといえる。また、半導体ウエハの温度が123℃はホトレジストの融解の面からも問題ないと考えられる。以上のことから、エッチング処理時において半導体ウエハの温度を上げることは、窒化シリコン選択比の

向上に非常に有効な手段であり、SACプロセスには、半導体ウエハの温度が1 23℃を適用した。

[0135]

今回開発した条件は、例えば直径0.16μm、アスペクト比が10のSAC プロセスを実現しているが、コンタクトホールエッチングにおいて致命的な不良 となる非開口を防ぐために、開口性の確認を行った。サンプルとして、SACプ ロセスにおけるダミーのゲート電極上に堆積する酸化膜の膜厚を変更して、アス ペクト比を13にしたものを用いた。その結果、開口性とテーパ角に関しては問題 なく加工できている。

[0136]

これまでの検討から、例えば直径0.16μm、アスペクト比10のSACプロセス条件の一例を図13に示す。本工程では、酸化膜エッチング後、窒化シリコン膜上のポリマー層を除去するための後処理および窒化シリコンエッチングを行っている。

[0137]

SACプロセスにおいて特に問題となるのはSACプロセスにより形成されたコンタクトホールとゲート電極(ワード線)とのショートであり、そのコンタクトホールとゲート電極とのショートマージンを直径0.16μm、アスペクト比10のSACプロセスと直径0.18μm、アスペクト比7のSACプロセスとで比較した。直径0.18μm、アスペクト比7のSACプロセス条件ではショートマージンは27nmと少ない。それに対して、上記直径0.16μm、アスペクト比10のSACプロセス適用条件の場合、酸化膜エッチングにおける窒化シリコン膜の削れ量を低減したことで、直径0.18μm、アスペクト比7のSACプロセス条件に対して~10nmのショートマージンの増加を実現した。この結果から本条件のSACプロセスはショートマージンが十分確保されており、量産可能なレベルにあるといえる。

[0138]

高アスペクトSACプロセスにおいては、低圧力で大流量な条件では高窒化シリコン選択比を確保することが困難であり、主にC₄F₈といったC/F比の低い

フロロカーボン系のガスに CH_2F_2 を添加して使用する等の化学反応の面から対応してきた。本実験では 0.18μ mプロセスに適用した C_5F_8 をそのまま用いて反応系を変えることなく、しかも困難とされてきた低圧力、大流量条件において高窒化シリコン選択比を確保できるプロセスを構築した。このことは、今後一層設計ルールの微細化に伴って高アスペクト化していく酸化膜エッチングプロセスにおいて有効な技術であり、高性能であり、かつ、信頼性の高い半導体集積回路装置を提供できると考えられる。

[0139]

次に、以上のようなSACプロセスの検討結果に続いて、HARCプロセスの検討結果について説明する。

[0140]

HARCプロセス(情報蓄積用容量素子の下部電極が形成される孔)は、アスペクト比が~13(例えば深さ 2.0μ m/直径 0.16μ m)の加工が要求されると同時に、 0.16μ mという狭ピッチにおいてエッチングマスクのハードマスク(ドープトポリシリコン)との選択比を確保しなければならない。そのため、SACプロセスと同様に半導体ウエハ温度を上げる方法では、半導体ウエハの上面のCF_xラジカル堆積量が減少し、ドープトポリシリコン選択比はむしろ低下してしまう。そこで、HARCプロセスでは、SACプロセスとは異なったプロセス条件の最適化を行った。

[0141]

深さ2. 0μ mのコンタクトホールを加工するためには、穴底に十分なエネルギーを持ったイオンフラックスの供給が必要であり、高プラズマ密度が要求される。また、ドープトポリシリコン選択比の向上のためには、酸化膜エッチングレートを増加させる方法と、ドープトポリシリコン自身の削れ量を低下させる方法の二つがあるが、今回は、 C_5F_8 と O_2 ガス流量を増加して CF_x ラジカル供給量を増加させ、酸化膜エッチングレートを向上させる方法をとった。

[0142]

次に、上記のようなHARCプロセスによる加工形状について説明する。

[0143]

これまでの検討から決定された条件の開口性のマージンを評価するために、酸化膜の膜厚を3.0μmにして評価した。その結果、アスペクト比~17(深さ3.1/直径0.18μm)のコンタクトホールの形成を実現している。よって、アスペクト比~13(深さ2.0/直径0.16μm)のHARCプロセスに対して、本条件は開口性に関するマージンがあると判断した。種々の検討から、直径0.16μm、アスペクト比13のHARCプロセスの条件の一例として図14のようにした。

[0144]

直径 0. 18μ m、アスペクト比7のSACまたは直径 0. 18μ m、アスペクト比9のHARCにおけるHARCプロセスの条件においてジャスト・エッチングで止めた段階で、ドープトポリシリコンが削れすぎており、特に半導体ウエハの周辺ではドープトポリシリコンがほとんど無くなり、穴上部で酸化膜がエッチングされて穴が広がってしまう。穴底で細くなる形状を改善するために、オーバーエッチングが必要であるがドープトポリシリコンの残膜が不足している。それに対して、直径 0. 16μ m、アスペクト比10のSACまたは直径 0. 16μ m、アスペクト比10のSACまたは直径 0. 16μ m、アスペクト比7のSACまたは直径 0. 18μ m、アスペクト比7のSACまたは直径 0. 18μ m、アスペクト比7のSACまたは直径 0. 18μ m、アスペクト比7のSACまたは直径 0. 18μ m、アスペクト比9のHARCの条件の場合と比較して垂直加工性もよく(テーパ角 8 7. 5° を 8 9° にできた)、また、肩部のドープトポリシリコン選択比も向上しており(8を11にできた)、さらに寸法シフトも少なく加工できている(69 mmを 27 mmにできた)。

[0145]

次に、最小加工寸法が0.16μm程度のSACおよびHARCプロセスに本発明を適用した場合を一例として説明する。

[0146]

まず、本実施の形態で用いたエッチング装置を図15によって説明する。このエッチング装置は、前記図1に示した二周波励起RIE装置1と同じ装置である。二周波励起RIE装置1のエッチング処理室を形成するチャンバ1aは、例えば円筒形状に形成されたアルミニウムからなり、その表面にはアルマイト処理(陽極酸化処理)が施されている。このチャンバ1aは接地されている。このチャ

ンバ1 a の底部には、セラミック等のような絶縁板を介して略円柱状のサセプタ 支持台が設けられており、さらに、その上には下部電極を構成するサセプタ1 b が設けられている。

[0147]

.

上記サセプタ支持台の内部には、冷却室が設けられており、この冷却室には、 例えば液体窒素等のような冷媒が導入され循環され、その冷熱がサセプタ1bを 介して半導体ウエハ2に伝導されることにより、半導体ウエハ2の主面(上記デ バイス面に相当)が所望の温度に制御されている。

[0148]

サセプタ1 bは、その上面中央が凸状の円板状に形成され、その上に半導体ウエハ2と平面形状が略同形の静電チャック1 c が設けられている。半導体ウエハ2は、この静電チャック1 c の絶縁材の間に介在された電極に所定の直流電圧が印加されることにより、例えばクーロン力によって静電吸着される。上記絶縁板、サセプタ支持台、サセプタ1 b、さらには静電チャック1 cには、半導体ウエハ2の裏面に、例えばヘリウム(He)ガス等のような伝熱媒体を供給するためのガス通路が形成されており、その伝熱媒体を介してサセプタ1 bの冷熱が半導体ウエハ2に伝達され半導体ウエハ2が所定の温度に維持されるようになっている。前記サセプタ1 bの上面周縁部には、静電チャック1 c上の半導体ウエハ2を取り囲むように、環状のフォーカスリングが配置されている。このフォーカスリングは、半導体ウエハ2と同一材料のシリコン等からなり、半導体ウエハ2の主面内のエッチングの均一性を向上させる機能を有している。

[0149]

サセプタ1bの上方には、このサセプタ1bと平行に対向して上部電極1dが設けられている。この上部電極1dは、絶縁材を介してチャンバ1aの上部に支持されており、電極板1d1と、これを支持する電極支持体1d2とを有している。電極板1d1は、例えばシリコン、炭化シリコン(SiC)またはアモルファスカーボンからなり、サセプタ1bの対向面に配置され、多数の孔1d3を有している。また、電極支持体1d2は、例えばアルミニウムからなり、その表面はアルマイト処理が施されている。このエッチング装置では、サセプタ1b(下

部電極)と上部電極1 d との間隔(以下、電極間隔という)を、例えば17mm~60mmの範囲で変更可能なようになっている。なお、電極板1 d 1 の材料としては、上記材料の中でもスカベンジングが可能なシリコンを用いることが好ましい。

[0150]

上部電極1 dにおける電極支持体1 d 2 の中央には、ガス導入口が設けられ、そのガス導入口にはガス供給管が接続されており、さらにそのガス供給管にはバルブおよび上記マスフローコントローラを介して処理ガス供給源が機械的に接続されている。この処理ガス供給源からエッチングガスが供給される。このチャンバ1 a の一部には、ガス排気管1 e が設けられている。このガス排気管1 e は、例えばターボ分子ポンプ等のような真空ポンプが備えられており、これにより、チャンバ1 a 内を、所定の減圧雰囲気(例えば1~13.3 P a)まで真空可能なように構成されている。真空ポンプの排気速度は、例えば2200(L/s)であり、大排気化が可能となっている。また、チャンバ1 a の側壁にはゲートバルブが設けられている。半導体ウエハ2は、そのゲートバルブを開いた状態で、チャンバ1 a と、それに隣接するロードロック室との間で搬送されるようになっている。

[0151]

上部電極1 dには、第1の高周波電源1 f が、整合器およびハイパスフィルタ HPFを介して電気的に接続されている。この第1の高周波電源1 f は、例えば 50~150MHzの範囲の周波数の設定が可能となっており、このように高い 周波数の電圧を印加することによりチャンバ1 a 内に好ましい解離状態で、かつ、高密度のプラズマを形成することができ、従来よりも低圧条件下でのプラズマエッチング処理が可能となっている。この第1の高周波電源1 f の周波数は、例えば50~80MHzが好ましく、典型的には、60MHzまたはその近傍の条件が採用される。

[0152]

下部電極としてのサセプタ1bには、第2の高周波電源1gが、ローパスフィルタLPFおよび整合器を介して電気的に接続されている。この第2の高周波電

源1gは、例えば1~4MHzの範囲の周波数の設定が可能となっており、このような範囲の周波数の電圧を印加することにより半導体ウエハ2に対してダメージを与えること無く適切なイオン作用を与えることができる。この第2の高周波電源1gの周波数は、例えば1~3MHzが好ましく、典型的には、2MHzまたはその近傍の条件が採用される。

[0153]

•

この二周波励起RIE装置1において、本明細書で開示される処理圧力は、上記したように、例えばバラトン真空計によって測定されている。このバラトン真空計は、チャンバ1a内の側壁に設けられ、上下電極から若干離れている。このため、上記処理圧力は、互いに対向する上部電極1dと、サセプタ1b(下部電極)との間の圧力と厳密には異なる。ただし、エッチング装置は、上記RIE装置を用いることに限定されるものではなく種々変更可能であり、他の平行平板型のエッチング装置を用いる場合においても本発明を適用することが可能である。

[0154]

次に、上記DRAMの製造方法の一例を説明する。図16は、DRAMの製造工程中における半導体ウエハ2の平面図を示している。半導体ウエハ2は、例えば平面略円形状に形成されており、その外周の一部には、位置合わせ等に用いられる切り欠き2aが設けられている。半導体ウエハ2の直径は、例えば200mm程度である。ただし、半導体ウエハ2の直径は、これに限定されるものではなく種々変更可能であり、例えば直径300mmの半導体ウエハを用いることもできる。半導体ウエハ2の直径を変えた場合に、上記プラズマ容積またはチャンバ容積が変わるときには、それに応じて上記滞在時間も変わるので、酸化膜エッチング条件も変わる場合が生じる。なお、図16においては、半導体ウエハ2に仮想的にX軸とこれに垂直なY軸(上記切り欠き2a上を通過するように配置)を当てはめている。図17以降の半導体ウエハ2の要部断面図において、X、Xと付してあるのは、この図16のX軸方向に沿った断面図を示し、Y、Yと付してあるのは図16のY軸方向に沿った断面図を示している。

[0155]

図17および図18は、本実施の形態のDRAMの製造工程中における半導体

ウエハ2のメモリセル領域における上記 X、 X および Y、 Yの要部断面図を示している。まず、例えば p型で比抵抗が10 Ω cm程度の単結晶シリコンからなる半導体基板2 S (この段階では平面が略円形状の半導体ウエハ2)の主面に分離部11を形成した後、半導体基板2 S に p ウエル P W を形成する。分離部11は、素子分離領域の半導体基板2 S をドライエッチングして溝を形成した後、溝の内部を含む半導体基板2 S 上にC V D (Chemical Vapor Deposition) 法で酸化シリコン膜等からなる絶縁膜を堆積し、続いて、その絶縁膜を化学機械研磨(Chemical Mechanical Polishing; CMP)法で研磨して溝の内部に残すことにより形成する(トレンチアイソレーション)。また、p ウエル P W は、半導体基板2 S に、例えばホウ素(B)等のような不純物をイオン打ち込みし、続いて半導体基板2 S をアニール(熱処理)してその不純物を拡散させることにより形成する。

[0156]

続いて、pウエルPWの表面をフッ酸(HF)系の洗浄液を使って洗浄した後、半導体基板2Sをウェット酸化してpウエルPWの表面に清浄なゲート絶縁膜5bを形成する。このゲート絶縁膜5bは、例えば酸化シリコンからなり、その厚さは、二酸化シリコン換算膜厚で、例えば6nm程度である。

[0157]

このゲート絶縁膜 5 bは、酸化シリコン膜に代えて酸窒化シリコン膜で構成しても良い。すなわち、酸窒化シリコン膜は、酸化シリコン膜に比べて膜中における界面準位の発生を抑制したり、電子トラップを低減したりする効果が高いので、ゲート絶縁膜 5 bを酸窒化シリコン膜とすることにより、ゲート絶縁膜 5 bのホットキャリア耐性を向上でき、絶縁耐性を向上させることができる。酸窒化シリコン膜を形成するには、例えば半導体基板 2 SをNO、NO2またはNH3といった含窒素ガス雰囲気中で熱処理すれば良い。また、酸化シリコンからなるゲート絶縁膜 5 bを形成した後、半導体基板 2 Sを上記した含窒素ガス雰囲気中で熱処理し、ゲート絶縁膜 5 bと半導体基板 2 Sとの界面に窒素を偏析させることによっても、上記と同様の効果を得ることができる。

[0158]

また、ゲート絶縁膜5bを、例えば窒化シリコン膜あるいは酸化シリコン膜と

窒化シリコン膜との複合絶縁膜で形成しても良い。酸化シリコンからなるゲート 絶縁膜5bが二酸化シリコン換算膜厚で5nm未満、特に3nm未満まで薄くなると、直接トンネル電流の発生やストレス起因のホットキャリア等による絶縁耐 圧の低下が顕在化する。窒化シリコン膜は、酸化シリコン膜よりも誘電率が高い ためにその実際の膜厚を二酸化シリコン換算膜厚よりも厚くできる。すなわち、 窒化シリコン膜を有する場合には、物理的に厚くても、相対的に薄い二酸化シリコン膜と同等の容量を得ることができる。従って、ゲート絶縁膜5bを単一の窒 化シリコン膜あるいはそれと酸化シリコンとの複合膜で構成することにより、その実効膜厚を、酸化シリコン膜で構成されたゲート絶縁膜よりも厚くすることができるので、トンネル漏れ電流の発生やホットキャリアによる絶縁耐圧の低下を 改善することができる。

[0159]

.

その後、ゲート絶縁膜5b上にゲート電極6b(ワード線WL)を形成し、続いてゲート電極6bの両側のpウエルPWに低不純物濃度のn型半導体領域12a,12bを形成する。このゲート電極6b(ワード線WL)は、例えばリンなどの不純物をドープした多結晶シリコン膜を半導体基板1上にCVD法で堆積し、次いでその上部にWN(窒化タングステン)膜とW(タングステン)膜とをスパッタリング法で堆積し、さらにその上部に窒化シリコン膜等からなるキャップ膜7bをCVD法で堆積した後、ホトレジスト膜をマスクにしてこれらの膜をドライエッチングすることにより形成する。このゲート電極6bを構成する多結晶シリコン膜の厚さは、例えば50~100nm程度であり、窒化タングステン膜の厚さは、例えば数nm程度、タングステン膜の厚さは、例えば50~100nm程度である。また、キャップ膜7bは、厚さ200nm程度の窒化シリコン膜を堆積してなる。また、n型半導体領域12a,12bは、pウエルPWに、例えば上素(As)等のような不純物をイオン打ち込みして形成する。

[0160]

次いで、半導体基板2S上にCVD法で窒化シリコン膜等からなる絶縁膜8c を低圧CVD法等により厚さ40~60nm程度堆積する。この段階で絶縁膜8 cは、互いに隣接するワード線WL間を埋め込まないような状態で、半導体基板 2 Sの主面、ゲート電極 5 bの側面およびキャップ膜 7 bの表面(上面および側面)を被覆している。続いて、その上に、酸化膜 3 d を堆積する。その上面を化学機械研磨法で平坦化する。このようにして酸化膜 3 d を形成する。酸化膜 3 d の厚さを示す寸法 D 1 は、上記と同じく、例えば 6 0 0 n m程度である。

[0161]

•

続いて、酸化膜3 d上に、例えば厚さ50~200nm程度の反射防止膜9 b を回転塗布法等によって堆積した後、その上に、例えば厚さ400~800nm程度のホトレジスト膜4 c を回転塗布法等によって堆積する。ホトレジスト膜4 c は、コンタクトホール形成用のマスク膜であり、その開口部からコンタクトホール形成領域が露出され、それ以外が覆われるように、上記堆積処理後に通常の露光処理によってパターニングされている。ホトレジスト膜4 c の開口部の寸法 D 8 a , D 8 b およびその開口部の隣接間隔の寸法D 8 c は、例えば160nm程度である。

[0162]

その後、図19および図20に示すように、上記したホトレジスト膜4cをマスクとして反射防止膜9bをエッチング除去する。エッチング装置は、例えば二周波励起平行平板型RIE装置を用いた。

[0163]

次いで、本発明のSACプロセスを用いて、図21および図22に示すように、ホトレジスト膜4cをエッチングマスクとして、そこから露出する酸化膜3d部分をエッチング除去する。これにより、コンタクトホール14a,14bを形成する。ただし、このエッチング処理後の段階では、コンタクトホール14a,14bの底部に絶縁膜8cがエッチングストッパとして残され、コンタクトホール14a,14bの下部の直径は、例えば60nm程度である。したがって、このコンタクトホール14a,14bの下部の直径は、例えば60nm程度である。したがって、このコンタクトホール14a,14bのアスペクト比は、上記酸化膜3dの厚さの寸法D1(図17参照)が600nmなので、深さ600/幅60=10程度である。このコンタクトホール14a,14b内における酸化膜3dの表面(コンタクトホール14a,14bの底面および側面(内面))には、薄いポリマー層15が被着

されており、その酸化膜3dの表面が覆われている。

[0164]

このSACプロセスの際のエッチング条件は、例えば次の通りである。エッチング装置は、上記図15に示した二周波励起RIE装置1を用いた。エッチング処理時のチャンバ内の処理圧力は、例えば2.66Pa程度、高周波パワーは、例えば上部電極/下部電極=800/700W程度、エッチングガスは、例えば $C_5F_8/O_2/Ar=16/18/800cm^3/min程度$ 、電極温度は、例えば上部電極/下部電極=60/20℃程度、電極間隔は、例えば21mm程度である。エッチング時間は、プラズマからの発光のうち、 $\lambda=440nm$ (フッ化シリコン(SiF))を観測し、波形の落ち込みを酸化シリコン膜のエッチングが終了したジャスト時間としてオーバー・エッチング処理を10%実施した。

[0165]

この場合、プラズマ内滞在時間は、例えば2.11ms程度、チャンバ内滞在時間で表すと、例えば142.13ms程度である。 C_5F_8 分圧は、例えば0.05Paである。また、ガス流量比(O_2/C_5F_8)は、例えば1.125である。また、($C_5F_8+O_2$)/Arは、例えば0.0425程度である。また、プラズマ密度は、例えば $10^{11}/cm^3$ の前半程度である。

[0166]

また、エッチング処理中における半導体基板2Sの温度は、エッチング装置のサセプタ1b (図15参照) に設置されたガス通路より供給されるヘリウム (He) の圧力と流量または静電電圧の設定により、例えば120℃程度に設定されている。この半導体基板2Sの温度は、エッチング処理中の半導体基板2Sの主面の温度であり、熱は主としてプラズマから供給される。この温度は、前記したように、半導体ウエハ2の主面上の中央、外周およびそれらの間の3点に温度測定用のテンププレートを貼り付け、3点の測定温度を平均することで得られたものである。

[0167]

エッチング終了後、窒化シリコン膜に対する酸化シリコン膜の選択比を算出した。ここで選択比は、図23に例示するようにエッチングされた場合に、(酸化

シリコン膜(酸化膜3 d)のエッチングレート)/(ゲート電極6 b 上の肩部の窒化シリコン膜(絶縁膜8 c)のエッチングレート)である。ゲート電極6 b 上の肩部の窒化シリコン膜のエッチングレートは、図23に示す垂直方向の削れが最大の部分の削れ寸法D9を基にして算出した。その結果、比較例の上記選択比が7であったのに対して、本実施の形態の上記選択比は16.1であった。この結果から低圧力、エッチングガスの大流量化および半導体基板2Sの温度の高温化により選択比が2倍に向上した。すなわち、本実施の形態によれば、アスペクト比の高いコンタクトホール14a,14bを、選択比を充分に確保した状態で良好に開口させることが可能となる。したがって、DRAMの歩留まりおよび信頼性を向上させることが可能となる。また、微細化を推進できるので、DRAMの性能および集積度の向上を推進させることが可能となる。なお、図23は、図21の要部拡大断面図である。図23においては、図面を見易くするために、図21に示しているn型半導体領域12a,12b、ポリマー層15、反射防止膜9bおよびホトレジスト膜4c等を図示していない。

[0168]

続いて、上記酸化膜のエッチング処理後、真空状態を破らずに連続して、上記ポリマー層15を除去する。これにより、図24および図25に示すように、コンタクトホール14a,14b内の表面(側面および底面)から酸化膜3dを露出させる。この際の処理条件は、ポリマー層のみが除去され、ホトレジスト膜が除去されない条件としている。

[0169]

その後、真空状態を破らずに連続して、ホトレジスト膜4cをエッチングマスクとして、コンタクトホール14a,14bの底部の絶縁膜8cをエッチング除去する。これにより、図26および図27に示すように、コンタクトホール14a,14bの底面から半導体基板2Sの主面の一部(n型半導体領域12a,12b)を露出させ、コンタクトホール14a,14bを完成する。エッチング装置は、上記酸化膜エッチングおよびその後の処理に用いた図15の二周波励起RIE装置1を用いた。

[0170]

この結果、上記酸化膜3 dのエッチング条件(SACプロセス)を採用した場合には、ゲート電極6 b とコンタクトホール1 4 a, 1 4 b とのショートマージンは、比較例が~3 0 n m程度であるのに対して、例えば~4 0 n m程度に向上させることができた。このショートマージンは、ゲート電極6 b とコンタクトホール1 4 a, 1 4 b 内に埋め込まれる導体膜との電気的および物理的な分離が補償される程度に確保されていることが好ましく、一般的には30 n m~40 n m程度必要とされている。本実施の形態においては、ショートマージンを~40 n m程度に向上できるので、上記一般的な要求を満足している。もちろん、コンタクトホール1 4 a, 1 4 b が完全に開口されていないといった不具合も生じない。したがって、高集積で高性能なDRAMの歩留まりおよび信頼性を向上させることが可能となる。このショートマージンは、図28に例示されるゲート電極6 b と、コンタクトホール1 4 a, 1 4 b との距離が最小の部分の寸法D10を測定した。なお、図28は、図26の要部拡大断面図である。図28においては、図面を見易くするために、反射防止膜およびホトレジスト膜等の各部を図示していない。

[0171]

次いで、ホトレジスト膜4cおよび反射防止膜9aをアッシング処理によって除去した後、半導体基板2Sの主面上に、例えばn型のドープトポリシリコン膜をCVD法等によって堆積し、さらに、そのドープトポリシリコン膜をCMP法等によって研磨することにより、図29および図3Oに示すように、コンタクトホール14a,14b内にドープトポリシリコンで形成されるプラグ16a,16bを形成する。続いて、半導体基板2Sに対して熱処理を施すことにより、プラグ16a,16b中の不純物(例えばリンまたはヒ素)を半導体基板2Sに拡散させる。これにより、半導体基板2Sにn⁺型半導体領域12cをソース・ドレイン用のn型半導体領域12a,12bに重なるように自己整合的に形成する。ここまでの工程により半導体基板2Sにメモリセル選択MISQsを完成する

[0172]

続いて、図31および図32に示すように、酸化膜3dおよびプラグ16a,

16b上に、例えばTEOSガスを用いたプラズマCVD法等によって酸化シリコン膜からなる絶縁膜17を堆積する。その後、その絶縁膜17に、プラグ16aの一部が露出するようなスルーホールを穿孔した後、そのスルーホール内および絶縁膜17上に、例えばタングステン等のような金属膜をスパッタリング法またはCVD法あるいはその両方を用いて堆積し、さらに、その金属膜をスルーホール内のみに残されるようにCMP法等によって研磨する。これにより、スルーホール内にプラグを形成する。このプラグは、プラグ16aと電気的に接続されている。

[0173]

次いで、その絶縁膜17上に、例えば厚さ50nm程度の窒化シリコンからなる絶縁膜18をCVD法等によって堆積した後に、その上に、例えばTEOSガスを用いたプラズマCVD法等によって酸化シリコンからなる絶縁膜19を堆積する。続いて、その絶縁膜18,19にビット線形成用の溝を形成した後、その溝内および絶縁膜19上に、例えばタングステン等のような金属膜をスパッタリング法等によって堆積し、さらに、その金属膜を上記溝内のみに残されるようにСMP法等によって研磨する。これにより、ビット線形成用の溝内にタングステン等からなる埋め込みビット線BLを形成する。このビット線BLは、上記絶縁膜17に穿孔されたスルーホール内のプラグを介してプラグ16aと電気的に接続され、メモリセル選択MISQsの一方のn型半導体領域12a、n⁺型半導体領域12cと電気的に接続している。その後、絶縁膜19および埋め込みビット線BL上に、例えば窒化シリコンからなる絶縁膜20をプラズマCVD法等によって100nm程度の厚さで堆積する。

[0174]

次いで、絶縁膜17~20にプラグ16bの上面が露出するようなスルーホール21をフォトリソグラフィ技術およびドライエッチング技術によって穿孔する。スルーホール21は、例えば平面略楕円形状に形成されている。続いて、スルーホール21内および絶縁膜20上に、例えばドープトポリシリコン膜をCVD法等によって堆積した後、これをスルーホール21内のみに残されるようにCMP法等によって研磨する。これにより、スルーホール21内にドープトポリシリ

コン膜からなるプラグ22aを形成する。プラグ22aは、プラグ16bと電気的に接続されている。

[0175]

続いて、絶縁膜20上に、例えばTEOSガスを用いたプラズマCVD法等によって酸化シリコン膜からなる絶縁膜3e(上記酸化膜に相当)を、例えば2μm程度の厚さで堆積する。その後、絶縁膜3e上に、例えばドープトポリシリコン膜等からなるマスク形成膜10をCVD法等によって厚さ200~300nm程度堆積する。マスク形成膜10の構成材料をドープトポリシリコンとすることにより、汚染を低減でき、また、加工を容易にすることができる。マスク形成膜10の材料として、例えばタングステン等のような金属膜を用いることもできる。この場合、固く削れ難い、また、他の材料との選択比を取りやすいことから酸化膜の加工精度を向上させることができる。

[0176]

次いで、マスク形成膜10上に、例えば厚さ50~200mm程度の反射防止膜9cおよび厚さ400~800mm程度のホトレジスト膜4dを下層から順に回転塗布法等によって堆積する。ホトレジスト膜4dは、情報蓄積用容量素子の下部電極を形成するためのキャパシタ孔形成用のマスク膜であり、キャパシタ孔形成領域が露出され、それ以外が覆われるように、上記堆積処理後に通常の露光処理によってパターニングされている。図33は、この段階の半導体ウエハ2の要部平面図を示している。図33では、図面を見易くするため、ホトレジスト膜4dに相対的に濃い網掛けのハッチングを付し、反射防止膜9cに相対的に薄い網掛けのハッチングを付す。図33において、キャパシタ孔形成用の開口部における長手方向の寸法D11は、例えば450mm程度、その幅方向の寸法D12は、例えば160mm程度、隣接するキャパシタ孔形成用の開口部の隣接寸法D13、D14は、例えば160mm程度である。

[0177]

続いて、図34および図35に示すように、上記したホトレジスト膜4dをマスクとして反射防止膜9cをエッチング除去する。この際のエッチング条件は、例えば次の通りである。すなわち、エッチング装置は、例えば上記反射防止膜9

bのエッチング処理時に使用したのと同じエッチング装置を用いた。処理圧力、 電極温度、電極間隔およびエッチング時間は、例えば上記反射防止膜9bのエッ チング処理時の条件と同じである。

[0178]

その後、ホトレジスト膜4dをエッチングマスクとして、そこから露出するドープトポリシリコン膜をエッチング除去することにより、図36および図37に示すように、ハードマスク10bをパターン形成する。

[0179]

次いで、ホトレジスト膜4dを図38および図39に示すようにアッシング処理等によって除去する。図40は、この段階の半導体ウエハ2の要部平面図である。図40においては、図面を見易くするためハードマスク10bに網掛けのハッチングを付す。ハードマスク10bには、平面角丸四角形状の複数の開口部が規則的に並んで形成されている。その開口部からは絶縁膜3eが露出されている。この開口部から露出する部分にキャパシタ孔が形成される。

[0180]

続いて、本発明のHARCプロセスを用いて、図41および図42に示すように、ハードマスク10bをエッチングマスクとして、そこから露出する絶縁膜3e部分をエッチング除去する。これにより、キャパシタ孔23を形成する。キャパシタ孔23のアスペクト比は、例えば13である(絶縁膜3eの厚さ2000nm/幅160nm)。このエッチング処理後のハードマスク10bは、その上部がエッチング処理前に比べて削られている。そして、ハードマスク10bは、その厚さがキャパシタ孔23に近づくにつれて薄くなるように削られている。図43は、この処理後の半導体ウエハ2の要部平面図を示している。図43は、図面を見易くするため、ハードマスク10bに濃い網掛けのハッチングを付す。キャパシタ孔23の底面からは、プラグ22上部および絶縁膜20が露出されている。

[0181]

このHARCプロセスの際のエッチング条件は、例えば次の通りである。エッチング装置は、上記図15に示した二周波励起RIE装置1を用いた。エッチン

グ処理時のチャンバ内の処理圧力は、例えば2.66Pa程度、高周波パワーは、例えば上部電極/下部電極=1800/1500W程度、エッチングガスは、例えば C_5 F $_8$ / O_2 /Ar=24/28/700c m^3 /min2度、電極温度は、例えば上部電極/下部電極=60/20C程度、電極間隔は、例えば19mm程度である。エッチング時間は、プラズマからの発光のうち、窒化炭素(CN)を観測し、下地の窒化シリコン等からなる絶縁膜20が露出した際の波形の立ち上がりを酸化シリコン膜(絶縁膜3e)のエッチングが終了したジャスト時間としてオーバー・エッチング処理を30%実施した。

[0182]

この場合、プラズマ内滞在時間は、例えば 2. 34 m s 程度、チャンバ内滞在時間で表すと、例えば 157. 63 m s 程度である。 C_5F_8 分圧は、例えば 0.09Pa である。また、ガス流量比(O_2/C_5F_8)は、例えば 1.167 である。また、($C_5F_8+O_2$)/Arは、例えば 0.0743 程度である。また、プラズマ密度は、例えば 5×10^{11} / 5×10^{11}

[0183]

上記のHARCプロセス条件において、高周波パワーをSACプロセスの場合よりも上げているのは、アスペクト比がSACプロセスの場合よりも高いので、深い穴底でも良好なエッチング処理が行われるように、よりプラズマ密度を高める必要性があったためである。また、 C_5F_8/O_2 の流量をSACプロセスの場合よりも上げているのも、アスペクト比がSACプロセスの場合よりも高いので、深い穴底までエッチングガスが良好に供給されるようにするためである。さらに、電極間隔を短くしているのは、半導体ウエハ2の主面内におけるエッチングの均一性を向上させるためである。

[0184]

このようなエッチングの終了後、ポリシリコン膜に対する酸化シリコン膜の選択比を算出した。ここで選択比は、図44に例示するようにエッチングされた場合に、(酸化シリコン膜(酸化膜3e)のエッチングレート)/ (ポリシリコン膜(ハードマスク10b)の肩部のエッチングレート)である。ポリシリコン膜(ハードマスク10b)の肩部のエッチングレートは、図44に示す削れが最大

の部分の寸法D15を基にして算出した。その結果、アスペクト比が13のキャパシタ孔23をテーパ角が89°で開口し、比較例の上記選択比が8であったのに対して、本実施の形態の上記選択比は11であった。この結果から低圧力、エッチングガスの大流量化により、開口性を確保したまま、選択比を向上させることができた。したがって、DRAMの歩留まりおよび信頼性を向上させることが可能となる。また、キャパシタ孔23の微細化およびそれによる高集積化を推進できるので、DRAMの性能向上を推進させることが可能となる。

[0185]

図45および図46は、キャパシタ孔23内に、情報蓄積用容量素子24を形成した際の断面図を示している。情報蓄積用容量素子24は、下部電極24aと、その表面に形成された容量絶縁膜24bと、プレート電極24cとを有している。下部電極24aは、例えばドープトポリシリコン膜からなり、プラグ22a,16bを通じてメモリセル選択MISQsの一方のn型半導体領域12b、n⁺型半導体領域12cと電気的に接続されている。容量絶縁膜24bは、例えば窒化シリコン膜、窒化シリコン膜と酸化シリコン膜との積層膜あるいは酸化タンタル(TaO₅)等からなる。プレート電極24cは、チタンナイトライド等のような金属膜からなる。

[0186]

ところで、以上の本実施の形態におけるSACおよびHARCプロセスの各種 エッチング条件は、本発明者らが行ったものの中で最も良好な条件の組合せの一 例である。上記各種条件は、一方の値を変えると他方の値も変わるというように 互いに密接な関係にあるものであり、上記のものに限定されるものではなく種々 変更可能である。

[0187]

そこで、上記SACおよびHARCプロセスの各種エッチング条件について、本発明者らの検討結果について説明する。まず、滞在時間について説明する。プラズマ内滞在時間は、例えば $1\sim10\,\mathrm{m}\,\mathrm{s}\,$ 程度(チャンバ内滞在時間にすると、例えば $5\,0\sim7\,00\,\mathrm{m}\,\mathrm{s}\,$ 程度)、または、プラズマ内滞在時間は、例えば $1\sim5\,\mathrm{m}\,\mathrm{s}\,$ 程度(チャンバ内滞在時間にすると、例えば $5\,0\sim3\,5\,0\,\mathrm{n}\,\mathrm{m}\,$ 程度)、好ま

しくは、プラズマ内滞在時間は、例えば2~4 m s 程度(チャンバ内滞在時間に すると、例えば100~200 m s 程度)である。

[0188]

次に、エッチング処理時の圧力について説明する。エッチング処理に際して、 イオン、電子およびガス原子の平均自由工程(他の原子と1回衝突してから次に 衝突するまでに移動可能な距離)は処理圧力によって変化する。衝突が多いほど 、軌道はランダムになる。高アスペクト比のコンタクトホールを加工する際には 、イオンが半導体ウエハの主面に対して垂直に入射することが要求される。その ためには、イオンの平均自由工程が長く、衝突による散乱がないことが必要とな り、低圧力での処理が望ましい。しかし、圧力が低すぎると、衝突が少ないため に電子が拡散によってプラズマから逃げてしまうために、電子密度(プラズマ密 度)が低くなってしまう。その結果、プラズマを維持し難くなるとともに、ガス 分子の解離の減少およびエッチングの進行に要するエネルギーを供給するイオン の減少が生じ、酸化膜のエッチングレートが低下してしまう。また、イオンの平 均自由工程が長くなることでイオンの有するエネルギーが高くなりすぎるため、 エッチングマスク(主としてホトレジスト膜)や窒化シリコン膜との選択比が低 下してしまう。一方、圧力が高すぎる場合には、前述したように、イオンの入射 方向が一様でなくなるために、髙アスペクト比のコンタクトホールの孔底までイ オンが到達できずエネルギーを供給できないためにエッチングがストップしたり 、加工形状が劣化してしまう。以上のことから、上記の滞在時間を実現するには 、エッチング処理時の処理圧力を、例えば0.7~7Pa程度、好ましくは、例 えば1.3~4Pa程度とすることが望ましい。

[0189]

次に、ガス流量について説明する。希釈ガスの量によってガス分子の解離、解離により生成されたエッチャントおよび反応生成物のプラズマ中での滞在時間が制御される。アルゴンガス流量が少なすぎる場合には、滞在時間が長くなりすぎてしまい、過剰な解離と過剰なエッチャント(C_xF_y)の供給が発生し、酸化膜上に過剰な堆積物が生成される結果、エッチングが進行し難くなり、エッチングがストップする場合もある。一方、アルゴンガスが多すぎる場合は、滞在時間が

短くなりすぎてしまい、解離不足とエッチャント供給不足が生じ、酸化膜上ではエッチャント供給不足によるエッチングレートの低下、窒化シリコン膜上では堆積物の不足によるエッチングレートの増加(選択性が損なわれる)が生じてしまう。以上のことから、上記の滞在時間を実現するには、アルゴンガス(希釈ガス)の流量を、例えば200~1000cm³/min程度、好ましくは、例えば400~800cm³/min程度とすることが望ましい。エッチングガスが大流量であるという場合、特に、エッチングガス流量の大部分は希釈ガス(例えばアルゴンガス)であることから大流量をエッチングガス中における希釈ガスの流量で表現することもできる。

[0190]

次に、 C_5F_8 分圧について説明する。 C_5F_8 分圧が低すぎる場合、 C_5F_8 の解離による C_xF_y (主として CF_2)の生成量が不足するため、反応モデル(図11(a)参照)に示した領域Iのように、酸化膜(SiO_2)3上ではエッチャントの供給量不足となりエッチングレートが低く、窒化シリコン膜8上では体積膜が薄いためにエッチングレートが高くなる。その結果、窒化シリコン選択比が低くなってしまう。一方、 C_5F_8 分圧が高すぎる場合、 C_5F_8 の解離による C_xF_y の生成量が過剰となり、反応モデルにおける領域III(図11(c)参照)のように酸化膜3上にも堆積膜が厚くなってしまい、イオンが透過できなくなるためにエッチングレートが低下してしまう。その結果、窒化シリコン選択比が低下してしまう。以上のことを考慮すると、 C_5F_8 分圧は、例えば0.02~0.2Pa程度(上記SACプロセスで好ましい範囲)、または、例えば0.04~0.1Pa程度、あるいは、例えば0.04~0.18Ra程度にすることが好ましい。

[0191]

次に、ガス流量比(O_2/C_5F_8)について説明する。エッチングガス中の酸素(O_2)は、被エッチング膜表面上の堆積膜の生成を抑制する機能を有している。そのため、酸化膜(SiO_2)の開口性の向上、孔の垂直形状の実現に寄与するが、窒化シリコン膜上においても、エッチングを抑制する堆積膜を除去してしまうので、窒化シリコン選択比の低下につながる。このガス流量比が小さすぎ

る(O_2 ガス流量が相対的に少ない)場合、堆積膜の生成の抑制の効果が少なくなり、酸化膜上でも堆積膜が厚くなり、エッチングが進行しなくなる。また、孔の側壁の堆積膜も除去され難くなるため、形状が劣化する。一方、上記ガス流量比が大きすぎる場合、窒化シリコン膜上の堆積膜が薄くなってしまい窒化シリコン膜のエッチングが進行する。その結果、窒化シリコン選択比が低下する。以上のことを考慮するからガス流量比(O_2/C_5F_8)は、例えば他の条件要素を工夫することで O. $5\sim 2$ 、または、例えば O. $8\sim 1$. O. O0 (上記 O1 (上記 O2 (上記 O3 (上記 O3 (上記 O4) (上記 O5 (上記 O6) (上記 O6) (上記 O8) (上記 O9) (L記 O

[0192]

次に、プラズマ密度について説明する。プラズマ密度が低すぎる場合、エッチングガスの解離によるエッチャント(C_xF_y)の生成量が不足し、また、エッチャントと被エッチング膜(酸化膜(SiO_2))の反応に要するエネルギーを供給するイオンの供給量が不足する。その結果、被エッチング膜(酸化膜(SiO_2))のエッチングレートが低くなり、エッチングがストップすることもある。一方、プラズマ密度が高すぎる場合、エッチングガスが過剰解離してしまい、被エッチング膜(酸化膜(SiO_2))上の堆積膜が厚くなりすぎるため、エッチングが進行しなくなる。

[0193]

エッチングガスが解離してエッチャントとなるためには、 C_xF_y のように炭素(C)とフッ素(F)とが結合した分子であることが必要である。解離が進行しすぎると、炭素、フッ素単体になってしまい、単体では、酸化膜(SiO_2)のエッチングは進行しない。例: $SiO_2+2CF_2 \rightarrow SiF_4+2CO$ 以上のことを考慮すると、プラズマ密度は、例えば $10^{10}\sim10^{13}/cm^3$ 程度、また、好ましくは、例えば $10^{10}\sim10^{12}/cm^3$ 程度、あるいは、 $5\times10^{10}\sim5\times10^{11}/cm^3$ 程度とすることが望ましい。

[0194]

次に、エッチング装置の電極間隔について説明する。この電極間隔は、上記プラズマ密度を制御する機能を有している。例えば電極間隔が40mm以上となる

と、プラズマ密度およびプラズマの均一性が低下する。そこで、上記したプラズマ密度を考慮すると、上記電極間隔は、例えば17~30mm程度がプラズマ密度および均一性の面から好ましい。

[0195]

次に、エッチング処理中における半導体ウエハ2の温度について説明する。半導体ウエハ2の温度が高いほど、 C_5F_8 が解離して生成された C_xF_y の吸着確率が低下し、孔上部で吸着せず、孔の底部にまで輸送される。そのため、SACプロセスにおいては、孔(コンタクトホール14a,14b)の底部の窒化シリコン膜(絶縁膜8c)上の堆積膜が厚くなり、その窒化シリコン膜のエッチングが進行しなくなるため、選択比が向上する。一方で、孔底部の酸化膜(SiO_2)上においても、半導体ウエハ2の温度の上昇に伴い、堆積膜となる C_xF_y の供給量が増加する。そのため、半導体ウエハ2の温度が高すぎると、酸化膜(SiO_2)上の堆積膜が厚くなりすぎてしまい、エッチングレートが低下し、窒化シリコン選択比の低下、場合によってはエッチングがストップする。また、半導体ウエハ2の温度が高すぎると、ホトレジストマスクが融解する恐れがあり、その場合、ホトレジスト膜のパターン形状の崩れ、ホトレジスト膜の焼き付きという不具合が生じる。また、半導体ウエハ2の温度が低すぎると、窒化シリコン選択比が下がってしまう。

[0196]

以上のことを考慮すると、エッチング処理中の半導体ウエハ2の温度は、例えば $30\sim180$ \mathbb{C} 、または、例えば $60\sim140$ \mathbb{C} 、あるいは好ましくは、例えば $100\sim130$ \mathbb{C} である。

[0197]

次に、エッチングガスについて説明する。フロロカーボン系のガスは、飽和型と不飽和型に分類できる。飽和型は、炭素(C)原子が全て単結合のものであり、エッチングガスとして、例えば CF_4 、 CHF_3 、 CH_2F_2 、 CH_3F 、 C_2F_6 、 C_3F_8 、 C_4F_8 を用いることができる。また、不飽和型は、炭素(C)原子が二重もしくは三重結合を有するものであり、エッチングガスとして、例えば C_5 F_8 または C_4F_6 を用いることができる。

[0198]

上記本実施の形態において、主反応ガスとして C_5F_8 を採用したのは、例えば次の理由からである。まず、炭素の数が多いほど、堆積物(C_xF_y)のデポ性を良好にでき、窒化シリコン選択比を向上させることができるからである。また、その窒化シリコン選択比と孔の垂直形状(孔の側壁の保護性を堆積膜(C_xF_y)により向上できる)とを向上させることができ、エッチング反応と堆積反応とのバランスが良い。また、ホトレジスト膜上に堆積膜(C_xF_y)が被着することでホトレジスト膜の保護性を向上させることができるので、孔の加工形状および加工寸法を向上させることができるからである。さらに、 C_5F_8 ガスは地球温暖化ポテンシャル(GWP)(90~100)、大気中での寿命(1年)が、 CF_4 (GWP;6500,寿命;50000年)、 C_4F_8 (GWP;870,寿命;3200年)等と比べて極めて低い。しかも、可燃性、爆発性、毒性の面でも特に問題とはならない。ただし、 C_5F_8 単独で用いずに、上記した CF_4 、 CHF_3 、 CH_2F_2 、 C_4F_8 を添加しても良い。すなわち、フッ素(F)を有するガスを添加することで、上記した堆積物(C_xF_y)を除去し、デポ性を抑えることが可能となる。

[0199]

また、希釈ガスは、プラズマ中で電離してイオンとなりエッチャントと被エッチング膜の反応を促進させることに加えて、エッチングガス中の反応ガス濃度を希釈して過剰なエッチングおよび堆積反応が生じないようにする機能を有している。希釈ガスとしてアルゴンガスを使用したのは、不活性ガスであるため化学反応によって他のガスとの反応生成物を生じないためである。また、アルゴンガスにヘリウムガス等を添加することで反応を制御することも可能である。また、アルゴンガスに代えてヘリウムガス等の不活性ガスを用いることもできる。

[0200]

このように本実施の形態によれば、例えば以下の効果が得られる。

(1). 低圧力、アルゴンガス流量を大流量(>800 c m³/min)にした滞在時間が短い領域において酸化膜のエッチング処理を施すことにより、開口性(例えばマイクロ・ローディング効果98%)、テーパ角(例えば89°)および高窒化シリコン選択比を同時に実現できることが可能となる。

- (2). SACプロセスにおいて、上記のエッチング条件を基に、エッチング処理中における半導体ウエハ2の温度を上昇させることにより、アスペクト比(例えば13)の開口性と、高窒化シリコン選択比(例えば16.1)を実現することが可能となる。
- (3). 上記(2)により、SACプロセスにおけるショートマージンを拡大することが可能となる。
- (4) . HARCプロセスにおいて、上記エッチング条件を基に、高周波パワー、電極間隔、 C_5F_8 ガス流量および半導体ウエハの温度等の最適化を行うことにより、アスペクト比が例えば17の開口と、ドープトポリシリコン選択比(例えば11)およびびテーパ角(例えば89°)を実現することが可能となる。
- (5). 上記(1)、(2)、(3) または(4) により、DRAMの歩留まり を向上させることが可能となる。
- (6). 上記(1)、(2)、(3) または(4) により、DRAMの信頼性を 向上させることが可能となる。
- (7). 上記(1)、(2)、(3) または(4) により、DRAMの量産性を 向上させることが可能となる。
- (8). 上記(1)、(2)、(3)または(4)により、DRAMの性能を向上させることが可能となる。
- (9). 上記(1)、(2)、(3)または(4)により、DRAMの容量を向上させることが可能となる。

[0201]

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

[0202]

また、以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるDRAMに適用した場合について説明したが、それに限定されるものではなく、例えばSRAM (Static Random Access Memory) またはフラッシュメモリ (EEPROM; Electric Erasable Programmable Read Only M

emory)等のようなメモリ回路を有する半導体集積回路装置の製造方法、CMIS (Complementary MIS:相補型電界効果トランジスタ)回路を有する半導体集積回路装置の製造方法またはマイクロプロセッサ等のような論理回路を有する半導体集積回路装置の製造方法、あるいはメモリ回路と論理回路とを同一半導体基板に設けている混載型の半導体集積回路装置の製造方法にも適用できる。

[0203]

【発明の効果】

本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。

- (1).本発明によれば、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を加工する際に、低圧化およびエッチングガスの大流量化によりエッチングガスのエッチング処理室内滞在時間を、窒化シリコン系の絶縁膜に対する選択性が向上する領域に設定した状態でエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜の開口性および窒化膜に対する選択性を向上させることが可能となる。
- (2).本発明によれば、半導体基板に対して、フロロカーボン系のガス、酸素および希釈ガスを有するエッチングガスを用いてプラズマエッチング処理を施すことにより、前記半導体基板上の酸化シリコン系の絶縁膜を、その酸化シリコン系の絶縁膜上に形成されたハードマスクをエッチングマスクとして加工する際に、低圧化およびエッチングガスの大流量化によりエッチングガスのエッチング処理室内滞在時間を、前記ハードマスクに対する選択性が向上する領域に設定した状態でエッチング処理を施すことにより、前記酸化シリコン系の絶縁膜の開口性および窒化膜に対する選択性を向上させることが可能となる。

【図面の簡単な説明】

【図1】

本発明者らが実験で用いたエッチング装置の説明図である。

【図2】

本発明者らが実験で用いたマイクロ・ローディングを計測するためのダミー(

試料)の断面図である。

【図3】

本発明者らが実験で用いたSACプロセスのためのダミー(試料)の断面図である。

【図4】

(a) は本発明者らが実験で用いたHARCプロセスのためのダミー(試料)の断面図、(b) は(a) に垂直な面の断面図である。

【図5】

本発明者らが実験で用いた試料の酸化シリコン膜とゲート電極肩部上の窒化シリコン膜との選択比の算出方法を説明するための試料の要部断面図である。

【図6】

本発明者らが実験で用いた試料の酸化シリコン膜とポリシリコン膜との選択比の算出方法を説明するため試料の要部断面図である。

【図7】

本発明者らが行った実験におけるマイクロ・ローディング効果のアルゴンガス 流量依存性を示すグラフ図である。

【図8】

(a), (b)は、本発明者らが行った実験における窒化シリコン膜選択比と テーパ角とのアルゴンガス流量依存性を示すグラフ図である。

【図9】

(a) は本発明者らが行った実験におけるマイクロ・ローディング効果の滞在時間依存性を示すグラフ図、(b) は本発明者らが行った実験におけるテーパ角の滞在時間依存性を示すグラフ図、(c) は本発明者らが行った実験における窒化シリコン膜選択比の滞在時間依存性を示すグラフ図である。

【図10】

(a)~(f)は本発明者らが行った実験における酸化シリコン膜のエッチングレート、肩部の窒化シリコン膜のエッチングレートおよび窒化シリコン膜選択 比の滞在時間依存性を示すグラフ図である。

【図11】

(a)~(c)は本発明者らによる酸化シリコン膜および窒化シリコン膜のエッチングモデルを示す説明図である。

【図12】

本発明者らが行った実験における窒化シリコン膜選択比およびマイクロ・ローディング効果の半導体ウエハ温度依存性を示すグラフ図である。

【図13】

本発明者らが行った実験によって得られたSACプロセス条件の一例の説明図である。

【図14】

本発明者らが行った実験によって得られたHARCプロセス条件の一例の説明 図である。

【図15】

本発明の一実施の形態である半導体集積回路装置の製造方法で用いたエッチング装置の一例の説明図である。

【図16】

半導体ウエハの平面図である。

【図17】

本発明の一実施の形態である半導体集積回路装置の製造工程中の要部断面図である。

【図18】

図17と同じ半導体集積回路装置の製造工程中における図17に垂直な面の要 部断面図である。

【図19】

図17に続く半導体集積回路装置の製造工程中の要部断面図である。

【図20】

図19と同じ半導体集積回路装置の製造工程中における図19に垂直な面の要 部断面図である。

【図21】

図19に続く半導体集積回路装置の製造工程中の要部断面図である。

【図22】

図21と同じ半導体集積回路装置の製造工程中における図22に垂直な面の要 部断面図である。

【図23】

図21の半導体集積回路装置の製造工程中の要部拡大断面図である。

【図24】

図21に続く半導体集積回路装置の製造工程中の要部断面図である。

【図25】

図24と同じ半導体集積回路装置の製造工程中における図38に垂直な面の要 部断面図である。

【図26】

図24に続く半導体集積回路装置の製造工程中の要部断面図である。

【図27】

図26と同じ半導体集積回路装置の製造工程中における図26に垂直な面の要 部断面図である。

【図28】

図26の半導体集積回路装置の製造工程中の要部拡大断面図である。

【図29】

図26に続く半導体集積回路装置の製造工程中の要部断面図である。

【図30】

図29と同じ半導体集積回路装置の製造工程中における図29に垂直な面の要 部断面図である。

【図31】

図29に続く半導体集積回路装置の製造工程中の要部断面図である。

【図32】

図31と同じ半導体集積回路装置の製造工程中における図31に垂直な面の要 部断面図である。

【図33】

図31および図32の半導体集積回路装置の製造工程中における半導体ウエハ

の要部平面図である。

【図34】

図31に続く半導体集積回路装置の製造工程中の要部断面図である。

【図35】

図34と同じ半導体集積回路装置の製造工程中における図34に垂直な面の要 部断面図である。

【図36】

図34に続く半導体集積回路装置の製造工程中の要部断面図である。

【図37】

図36と同じ半導体集積回路装置の製造工程中における図36に垂直な面の要 部断面図である。

【図38】

図36に続く半導体集積回路装置の製造工程中の要部断面図である。

【図39】

図38と同じ半導体集積回路装置の製造工程中における図38に垂直な面の要 部断面図である。

【図40】

図38および図39の半導体集積回路装置の製造工程中における半導体ウエハの要部平面図である。

【図41】

図38に続く半導体集積回路装置の製造工程中の要部断面図である。

【図42】

図41と同じ半導体集積回路装置の製造工程中における図41に垂直な面の要 部断面図である。

【図43】

図41および図42の半導体集積回路装置の製造工程中における半導体ウエハの要部平面図である。

【図44】

図41の半導体集積回路装置の製造工程中の要部拡大断面図である。

【図45】

図41に続く半導体集積回路装置の製造工程中の要部断面図である。

【図46】

図45と同じ半導体集積回路装置の製造工程中における図45に垂直な面の要 部断面図である。

【図47】

滞在時間の説明図である。

【図48】

滞在時間の説明図である。

【符号の説明】

- 1 二周波励起RIE装置
- 1 a チャンバ
- 1 b サセプタ
- 1 c 静電チャック
- 1 d 上部電極
- 1 d 1 電極板
- 1 d 2 電極支持体
- 1 d 3 孔
- 1e ガス排気管
- 1 f 第1の高周波電源
- 1 g 第2の髙周波電源
 - 2 半導体ウエハ
- 2 a 切り欠き
- 2 S 半導体基板
- 3, 3 a ~ 3 d 酸化膜
- 3e 絶縁膜
- 4 a~4 d ホトレジスト膜
- 5 a ゲート絶縁膜
- 5 b ゲート絶縁膜

- 6 a ゲート電極
- 6b ゲート電極
- 7 a キャップ膜
- 7b キャップ絶縁膜
- 8,8a 窒化シリコン膜
- 8 b プラズマ窒化シリコン膜
- 9 a ~ 9 c 反射防止膜
- 10 マスク形成膜
- 10a, 10b ハードマスク
- 10a1 ハードマスク
- 11 分離部
- 12a, 12b n型半導体領域
- 1 2 c n +型半導体領域
- 14a, 14b コンタクトホール
- 15 ポリマー層
- 16a, 16b プラグ
- 17 絶縁膜
- 18 絶縁膜
- 19 絶縁膜
- 20 絶縁膜
- 21 スルーホール
- 22a プラグ
- 22a1 シリサイド膜
- 23 キャパシタ孔
- 24a 下部電極
- 24b 容量絶縁膜
- 24 c プレート電極
- WL ワード線
- HPF ハイパスフィルタ

LPF ローパスフィルタ


PW pウエル

Qs メモリセル選択MIS・FET


【書類名】 図面

【図1】

図 1




【図2】




【図3】


Ø 3




【図4】




【図5】




【図6】




【図7】




【図8】







【図9】




【図10】



【図11】



【図12】



【図13】

図 13


	パラメータ		
圧力		[Pa]	2.66
RFパワー	上部	[W]	800
	下部	[W]	700
CsF8流量		[cm ³ /min]	16
O2流量		[cm ³ /min]	18
Ar流量		[cm ³ /min]	800
電極温度	上部	[deg. C]	60
	下部	[deg. C]	20
壁面温度		[deg. C]	50
電極間隔		[mm]	21

【図14】


図 14

·	パラメータ		
圧力		[Pa]	2.66
RFパワー	上部	[W]	1800
	下部	[W]	1500
CsF8流量		[cm ³ /min]	24
O2流量		[cm ³ /min]	28
Ar流量		[cm ³ /min]	700
電極温度	上部	[deg. C]	60
	下部	[deg. C]	20
壁面温度		[deg. C]	50
電極間隔		[mm]	19


【図15】




【図16】




【図17】



【図18】




【図19】




【図20】

20



【図21】

図 21




2:半導体ウエハ 2S:半導体基板 3d:酸化膜 6b:ゲート電極(電極配線)


8c : 絶縁膜 14a,14b : コンタクトホール(孔) WL : ワード線

【図22】


Z 22









【図24】




【図25】



【図26】




【図27】




【図28】







【図29】




【図30】




【図31】




【図32】




【図33】




【図34】




【図35】



【図36】




【図37]




【図38】







【図39】



[図40]




【図41】




【図42】

Ø 42




【図43】




【図44】






【図45】

図 45




【図46】

2 46




【図47】

Ø 47



【図48】





【書類名】 要約書

【要約】

【課題】 SACプロセスまたはHARCプロセスにおいて、酸化シリコン膜の 開口性および窒化膜に対する選択性を向上させる。

【解決手段】 半導体基板 2 S上に形成された酸化シリコン膜からなる酸化膜 3 d にコンタクトホール 1 4 a 1 4 b を開口するためのプラズマエッチング処理に際して、低圧、エッチングガス(C_5 F_8 O_2 I A I の大流量化により、エッチングガスのチャンバ内滞在時間を、窒化シリコンからなる絶縁膜 I 8 c に対する選択性が向上する領域に設定する。

【選択図】 図21

出願人履歴情報

識別番号

[000005108]

1. 変更年月日

1990年 8月31日

[変更理由]

新規登録

住 所

東京都千代田区神田駿河台4丁目6番地

氏 名

株式会社日立製作所

出願人履歴情報

識別番号

[000233169]

1. 変更年月日

1998年 4月 3日

[変更理由]

名称変更

住 所

東京都小平市上水本町5丁目22番1号

氏 名

株式会社日立超エル・エス・アイ・システムズ